



# Kesintisiz Güç Kaynağı Sisteminde Çıkış Gücü Regülasyonu için Uyarlanır ve Bulanık Mantık Kontrolörlerin Performanslarının Karşılaştırılması

Elektrik Elektronik Mühendisliği Ana Bilim Dalı

Yüksek Lisans Tezi

Vedat Gül

ORCID 0000-0003-3980-2118

Tez Danışmanı: Doç. Dr. Savaş Şahin

Mayıs 2021

İzmir Kâtip Çelebi Üniversitesi Fen Bilimleri Enstitüsü öğrencisi **Vedat Gül** tarafından hazırlanan **Kesintisiz Güç Kaynağı Sisteminde Çıkış Gücü Regülasyonu için Uyarlanır ve Bulanık Mantık Kontrolörlerin Performanslarının Karşılaştırılması** başlıklı bu çalışma tarafımızca okunmuş olup, yapılan savunma sınavı sonucunda kapsam ve nitelik açısından başarılı bulunarak jürimiz tarafından **YÜKSEK LİSANS TEZİ** olarak kabul edilmiştir.

**ONAYLAYANLAR:**

**Tez Danışmanı:** **Doç. Dr. Savaş ŞAHİN** .....  
İzmir Kâtip Çelebi Üniversitesi

**Jüri Üyeleri:**

**Doç. Dr. Yalçın İŞLER** .....  
İzmir Kâtip Çelebi Üniversitesi

**Doç. Dr. Mutlu BOZTEPE** .....  
Ege Üniversitesi

**Savunma Tarihi: 07.05.2021**

# Yazarlık Beyanı

Ben, **Vedat Gül**, başlığı **Kesintisiz Güç Kaynağı Sisteminde Çıkış Gücü Regülasyonu için Uyarlanır ve Bulanık Mantık Kontrolörlerin Performanslarının Karşılaştırılması** olan bu tezimin ve tezin içinde sunulan bilgilerin şahsıma ait olduğunu beyan ederim. Ayrıca:

- Bu çalışmanın bütünü veya esası bu üniversitede Yüksek Lisans derecesi elde etmek üzere çalıştığım süre içinde gerçekleştirilmiştir.
- Daha önce bu tezin herhangi bir kısmı başka bir derece veya yeterlik almak üzere bu üniversiteye veya başka bir kuruma sunulduysa bu açık biçimde ifade edilmiştir.
- Başkalarının yayımlanmış çalışmalarına başvurduğum durumlarda bu çalışmalara açık biçimde atıfta bulundum.
- Başkalarının çalışmalarından alıntıladığımda kaynağı her zaman belirttim. Tezin bu alıntılar dışında kalan kısmı tümüyle benim kendi çalışmamdır.
- Kayda değer yardım aldığım bütün kaynaklara teşekkür ettim.
- Tezde başkalarıyla birlikte gerçekleştirilen çalışmalar varsa onların katkısını ve kendi yaptıklarımı tam olarak açıkladım.

İmza:

---

Tarih:

07.05.2021

---

# Kesintisiz Güç Kaynağı Sisteminde Çıkış Gücü Regülasyonu için Uyarlanır ve Bulanık Mantık Kontrolörlerin Performanslarının Karşılaştırılması

## ÖZ

Bu tez, kesintisiz güç kaynağı (KGK) sisteminde evirici için çıkış gücü regülasyonu sağlayan geleneksel oransal-integral (PI) kontrolör, bulanık mantık (BM), kazanç çizelgesi uyarlanır (KÇU) tabanlı PI kontrolör tasarımlarını ve bu tasarlanan kontrolörlerin performanslarını sunmaktadır. KGK'larda evirici için kontrolör tasarımı en yaygın geleneksel PI kontrolör ile yapılmaktadır. Bu yöntemde kontrolör parametreleri model veya deneysel yöntemler kullanılarak sabit katsayılar olarak hesaplanır ancak sabit katsayılı PI kontrolörler uygulamalar açısından kolay olmalarına rağmen, söz konusu KGK'nın yük varyasyonları için yeterli performans sağlamazlar. Bu tez kapsamında, KGK eviricide çıkış gücü regülasyonu için değişen yüklerle göre kontrolör katsayılarının güncellenmesini sağlayan, kapalı çevrim sistem hatası ve türevinin dikkate alındığı BM ve güncellenebilen parametrelerle KÇU tabanlı PI kontrolör tasarımları gerçekleştirilmiştir. Tasarlanan geleneksel PI, BM ve KÇU tabanlı PI kontrolör algoritmalarının gerçek sistem üzerinde test edilmesi için sayısal sinyal çevre arayüz kontrolör (dsPIC) tabanlı gömülü sistem elektronik kartı ve test yükünün bulunduğu donanım gerçekleştirilmiştir. Benzetim ve deneysel çalışmalarda, 5 kW KGK sisteminin performans sonuçları sistem çıkış geriliminin toplam harmonik bozulma (THD), ortalama karesel hata (MSE), ortalama mutlak hata (MAE) ve ortalama karekök hata (RMSE) değerleri açısından karşılaştırılmıştır. Deneysel çalışma sonuçlarına göre, dsPIC tabanlı tasarlanan geleneksel PI, BM ve KÇU tabanlı PI kontrolörlerin performansları açısından karşılaştırma yapıldığında sistem çıkış geriliminin kontrolünde en iyi sonucu KÇU tabanlı PI kontrolör ile elde edilmiştir. THD, MSE, MAE ve RMSE değerleri sırasıyla %1,0, 15,8596, 3,2264 ve 3,9824 olarak bulunmuştur.

**Anahtar Sözcükler:** Kesintisiz güç kaynağı, evirici, bulanık mantık, kazanç çizelgesi uyarlanır, PI kontrolör

# Comparison Of Adaptive And Fuzzy Logic Controllers Performances For Output Power Regulation in Uninterruptible Power Supply System

## Abstract

This thesis presents the conventional proportional-integral (PI) controller, a fuzzy logic (FL), and a gain-scheduling adaptive (GSA) based PI controller designs and performances providing the output power regulation for the inverter of the uninterruptible power supply (UPS) system. The controller design for the inverter in UPSs is made with the most common conventional PI controller. In this method, controller parameters are calculated as constant coefficients using the model or experimental methods. However, although fixed coefficient PI controllers are easy for applications, they are not sufficient performance for the load variations of the considered UPS. In the scope of this thesis, FL, which allows updating the controller coefficients according to the load variations taking into account the closed-loop system error and its derivative, and GSA based PI controllers with updateable parameters have been designed for the inverter output power regulation of UPS. The designed conventional PI, FL, and GSA-based PI controllers have been tested with a digital signal peripheral interface controller (dsPIC) based embedded system electronic card, and the experimental test-setup is realized. In the simulations and experimental studies, performance results of the designed PI, FL, and GSA based PI controllers for the 5kW UPS system have been compared in terms of the total harmonic distortion (THD), mean square error (MSE), mean absolute error (MAE), and root mean squares error (RMSE). According to the experimental results, when comparing the performances of traditional PI, FL, and GSA based PI controllers designed based on dsPIC, the best result in controlling the system output voltage has been obtained with the GSA based PI controller. Its THD, MSE, MAE, and RMSE values are calculated as 1,0%, 15,8596, 3,2264 and 3,9824 respectively.

**Keywords:** Uninterruptible power supply, inverter, fuzzy logic, gain scheduling adaptive, PI controller

*Aileme,*

# Teşekkür

Öncelikle tez çalışmalarım boyunca, her zaman yanımda olan, değerli bilgilerini benimle paylaşan ve sürekli desteğini eksik etmeyen danışman hocam Doç. Dr. Savaş ŞAHİN'e teşekkürü borç bilirim.

Ayrıca tezimi gerçekleştirmemde deney ortamını ve teknik birçok alt yapıyı sağlayan TESCOM A.Ş.'ye ve yüksek lisansım boyunca desteklerini eksik etmeyen çalışma arkadaşlarıma teşekkür ederim.

# İçindekiler

Yazarlık Beyanı.....	ii
Öz.....	iii
Abstract.....	iv
Teşekkür.....	vi
Şekiller Listesi.....	ix
Tablolar Listesi.....	xi
Kısaltmalar Listesi .....	xii
<b>1 Giriş.....</b>	<b>1</b>
<b>2 Materyal ve Yöntem.....</b>	<b>5</b>
2.1 Kesintisiz Güç Kaynağı.....	5
2.1.1 Çevrimiçi Çalışma Kipi .....	6
2.1.2 Çevrimdışı Çalışma Kipi.....	6
2.1.3 Hat Etkileşimli Çalışma Kipi .....	7
2.2 Tek Fazlı Yarım Köprü Evirici .....	7
2.3 dsPIC Mikrodenetleyici .....	8
2.4 Darbe Genişlik Modülasyonu .....	9
2.4.1 Sinüzoidal Darbe Genişliği Modülasyonu .....	10
2.5 Oransal – Integral Kontrol Yöntemi .....	11
2.5.1 PI Katsayılarının Ziegler-Nichols Yöntemi ile Elde Edilmesi.....	12
2.5.1.1 Kapalı Çevrim Ziegler-Nichols Titreşim Yöntemi .....	12
2.6 Bulanık Mantık .....	12
2.6.1 Bulanık Mantık Kontrolör.....	13
2.6.2 Bulanıklaştırma .....	14
2.6.3 Bilgi tabanı .....	14
2.6.4 Durulaştırma.....	15
2.7 Kazanç Çizelgeleme Uyarlanır Kontrolör.....	17
2.8 Hızlı Fourier Analizi ile THD Hesaplaması.....	17
<b>3 Gerçekleştirilen 5 kW KGK Evirici Sistemi.....</b>	<b>20</b>
3.1 Evirici Sistem.....	20
3.2 Evirici Sistemin Güç Kontrolü.....	22
3.3 Eviricide PWM.....	23



3.4 Evirici için Geliştirilen Kontrolör Tasarımları.....	24
3.4.1 Geleneksel PI Kontrolör Tasarımı.....	24
3.4.2 BM Tabanlı PI Kontrolör Tasarımı.....	28
3.4.3 KÇU Tabanlı PI Kontrolör Tasarımı .....	32
<b>4 Benzetim Çalışmaları ve Deneysel Sonuçlar .....</b>	<b>34</b>
4.1 Benzetim Çalışmaları için Evirici Tasarımı .....	34
4.1.1 Geleneksel PI Kontrolör Yöntemi Benzetim Çalışmaları.....	35
4.1.2 BM Tabanlı PI Kontrolör Yöntemi Benzetim Çalışmaları .....	37
4.1.3 KÇU Tabanlı PI Kontrolör Yöntemi Benzetim Çalışmaları .....	38
4.1.4 Benzetim Çalışmalarının Karşılaştırılması .....	39
4.2 Deneysel Düzeninin Gerçekleştirilmesi.....	42
4.2.1 Geleneksel PI Kontrolör Yöntemi Deneysel Çalışmaları .....	44
4.2.2 BM Tabanlı PI Kontrolör Yöntemi Deneysel Çalışmaları.....	45
4.2.3 KÇU Tabanlı PI Kontrolör Yöntemi Deneysel Çalışmaları .....	46
4.2.4 Deneysel Sonuçların Karşılaştırılması .....	47
<b>Sonuç .....</b>	<b>56</b>
<b>Kaynaklar .....</b>	<b>58</b>
<b>Özgeçmiş .....</b>	<b>67</b>

# Şekiller Listesi

Şekil 2.1: Genel bir KGK blok şeması.....	5
Şekil 2.2: KGK'da çevrimiçi çalışma kipi .....	6
Şekil 2.3: KGK'da çevrimdışı çalışma kipi .....	7
Şekil 2.4: KGK'da hat etkileşimli çalışma kipi .....	7
Şekil 2.5: Tek fazlı yarım köprü evirici topolojisi .....	8
Şekil 2.6: dsPIC kontrol sistemi.....	9
Şekil 2.7: PWM tekniği görev döngüleri .....	10
Şekil 2.8: SPWM ve anahtarlama konumları.....	10
Şekil 2.9: Geleneksel PI kontrolör yapısı.....	11
Şekil 2.10: Üyelik derecesi ile klasik/bulanık küme ilişkisi .....	13
Şekil 2.11: Bulanık mantık kontrolör genel şeması .....	13
Şekil 2.12: Gerilim değişiminin bulanık ifadesi .....	14
Şekil 2.13: Mamdani maksimumların en küçüğü bulanık çıkarım örneği.....	16
Şekil 2.14: Ağırlıklı ortalama yöntemi.....	16
Şekil 2.15: KÇU tabanlı kontrolör genel yapısı.....	17
Şekil 2.16. 220V/50 Hz sinyalin Rigol osiloskop ile FFT analizi.....	18
Şekil 2.17: 220V <sub>RMS</sub> /50 Hz sinyalin MATLAB/Simulink ile FFT analizi.....	19
Şekil 3.1: Evirici donanımı .....	20
Şekil 3.2: Evirici devresi.....	21
Şekil 3.3: Dengeleyici devresi.....	22
Şekil 3.4: Evirici kontrol sistemi.....	23
Şekil 3.5: Ziegler-Nichols titreşim yöntemi ile kazanç katsayılarının bulunması yönteminde oransal kazanç değerinin sistem çıkışında oluşturduğu işaretler, (a) $K_u = 10$ , (b) $K_u = 80$ ve (c) $K_u = 100$ . .....	25
Şekil 3.6: Evirici çıkış gerilim regülasyonu için geleneksel PI kontrolör tasarımı	26
Şekil 3.7: Çıkış gerilim ve akım kontrolörleri yazılım algoritması akış şeması ....	27
Şekil 3.8: BM tabanlı PI kontrolör tasarımı .....	28
Şekil 3.9: Evirici çıkış gerilim regülasyonu için BM tabanlı PI kontrolör tasarımı .....	28

Şekil 3.10: Hata ve hatanın değişimi üyelik fonksiyonları .....	29
Şekil 3.11: $K_p$ değişkeni üyelik fonksiyonu .....	29
Şekil 3.12: $K_i$ değişkeni üyelik fonksiyonu .....	29
Şekil 3.13: BM tabanlı PI kontrolör yazılım algoritması akış şeması .....	31
Şekil 3.14: Evirici çıkış gerilimi regülasyonu için KÇU tabanlı PI kontrolör tasarımı .....	32
Şekil 3.15: KÇU tabanlı PI kontrolör yazılım algoritması akış şeması .....	33
Şekil 4.1: KKGK evirici simulink modeli .....	34
Şekil 4.2. Geleneksel PI kontrolör simulink tasarımı .....	36
Şekil 4.3: BM tabanlı PI kontrolör tasarımının simulink modeli.....	37
Şekil 4.4: KÇU tabanlı PI kontrolörün simulink modeli.....	39
Şekil 4.5: KÇU tabanlı PI kontrol yönteminin değişik yük seviyelerindeki FFT analizleri, (a) %10, (b) %25, (c) %50, (d) %75, (e) %100. ....	41
Şekil 4.6: Deney düzeneği tasarımı.....	42
Şekil 4.7: Deney düzeneği evirici kontrol anakartı.....	43
Şekil 4.8: Geleneksel PI kontrol yöntemi deney düzeneği tasarımı.....	44
Şekil 4.9: BM tabanlı PI kontrolör yöntemi deney düzeneği tasarımı .....	45
Şekil 4.10: KÇU tabanlı PI kontrolör yöntemi deney düzeneği tasarımı.....	46
Şekil 4.11: Yüksüz durumdan tam yük durumuna geçerken sistem çıkış cevapları, (a) Geleneksel PI, (b) BM tabanlı PI, (c) KÇU tabanlı PI. ....	48
Şekil 4.12: Geleneksel PI kontrol yöntemi %25 yük altındaki FFT analizi harmonikler sırasıyla, (a) 2., (b) 3., (c) 4., (d) 5., (e) 6., (f) 7., (g) 8., (ğ) 9., (h) 10., (i) 11.....	49
Şekil 4.13: BM tabanlı PI kontrol yöntemi %25 yük altındaki FFT analizi harmonikler sırasıyla, (a) 2., (b) 3., (c) 4., (d) 5., (e) 6., (f) 7., (g) 8., (ğ) 9., (h) 10., (i) 11.....	50
Şekil 4.14: KÇU tabanlı PI kontrol yöntemi %25 yük altındaki FFT analizi harmonikler sırasıyla, (a) 2., (b) 3., (c) 4., (d) 5., (e) 6., (f) 7., (g) 8., (ğ) 9., (h) 10., (i) 11.....	51
Şekil 4.15: KÇU tabanlı PI kontrol yönteminin değişik yük seviyelerindeki FFT analizleri, (a) %0, (b) %25, (c) %50, (d) %75, (e) %100. ....	55

# Tablolar Listesi

Tablo 2.1: Kapalı çevrim Ziegler Nichols yöntemi parametre hesabı .....	12
Tablo 2.2: Bulanık mantık kontrolör kural tabanı.....	15
Tablo 2.3: Simulink FFT analiz ayarları .....	19
Tablo 3.1: Evirici devresinde kullanılan devre elemanları ve değerleri .....	21
Tablo 3.2: Dengeleyici devresinde kullanılan devre elemanları ve değerleri ....	22
Tablo 3.3: Ziegler-Nichols titreşim yöntemi ile hesaplanan kazanç katsayıları	25
Tablo 3.4: $K_p$ ve $K_i$ değişkenleri kural tabanı.....	30
Tablo 3.5: KÇU tabanlı PI kontrolör katsayıları .....	32
Tablo 4.1: Benzetim çalışmalarında kullanılan devre elemanlarının değerleri..	35
Tablo 4.2: Geleneksel PI kontrolör yöntemi benzetim çalışması sonuçları.....	36
Tablo 4.3: BM tabanlı PI kontrolör yöntemi benzetim çalışması sonuçları .....	38
Tablo 4.4: KÇU tabanlı PI kontrolör yöntemi benzetim çalışması sonuçları ....	39
Tablo 4.5: Benzetim çalışmaları ölçüm sonuçlarının karşılaştırılması .....	40
Tablo 4.6: Deneysel çalışmalarda kullanılan devre elemanlarının değerleri .....	43
Tablo 4.7: Geleneksel PI kontrolör yöntemi deney sonuçları.....	44
Tablo 4.8: BM tabanlı PI kontrolör yöntemi deney sonuçları .....	46
Tablo 4.9: KÇU tabanlı PI kontrolör yöntemi deney sonuçları .....	47
Tablo 4.10: Geleneksel PI kontrolör %25 yük için harmonik gerilim değerleri	52
Tablo 4.11: BM tabanlı PI kontrolör %25 yük için harmonik gerilim değerleri	52
Tablo 4.12: KÇU tabanlı PI kontrolör %25 yük için harmonik gerilim değerleri .....	53
Tablo 4.13: %25 yük için ölçülen ve hesaplanan THD değerleri .....	53
Tablo 4.14: Deney çalışmaları ölçüm sonuçlarının karşılaştırılması .....	54

# Kısaltmalar Listesi

AC	Alternatif Akım
ADC	Analog-Dijital Dönüştürücü
BM	Bulanık Mantık
DC	Doğru Akım
DSP	Sayısal Sinyal İşleme
dsPIC	Sayısal Sinyal Çevre Arayüz Kontrolör
FFT	Hızlı Fourier Dönüşümü
IGBT	Yalıtılmış İki Kapılı Transistör
IPM	Akıllı Güç Modülü
KÇU	Kazanç Çizelgesi Uyarlanı
KGK	Kesintisiz Güç Kaynağı
LC	İndüktör-Kondansatör
MAE	Ortalama Mutlak Hata
MSE	Ortalama Karesel Hata
PI	Oransal-İntegral
PWM	Darbe Genişlik Modülasyonu
RMSE	Ortalama Karekök Hata
SHE-PWM	Seçilen Harmoniklerin Eliminasyonu- DGM
SPWM	Sinüzoidal Darbe Genişlik Modülasyonu
THD	Toplam Harmonik Bozulma

# Bölüm 1

## Giriş

Kesintisiz güç kaynakları, elektrik enerjisi ile beslenen sistemleri şebekede meydana gelebilecek ani değişikliklere ve harmoniklere karşı koruyan, şebeke kesintileri esnasında ise akülerde depoladığı enerji ile belirli bir süre besleyebilen elektronik sistemlerdir [1]. KGK kullanım alanları arasında tıbbi cihazlar, haberleşme ve bilgisayar sistemleri gibi kritik öneme sahip sistemler veya cihazlar sayılabilir [2]. KGK bağlandıkları yükleri elektrik şebekesinde meydana gelebilen olası elektrik kesintisi, anlık değişimler ve harmoniklere karşı korumaktadırlar. KGK sisteminden beklenen arzu edilen davranış tüm değişken doğrusal yüklere karşın, sistem çıkışında düzenli bir çıkış gerilimi  $V_o$  ve sabit bir çıkış gücü  $P_o$  sağlayabilmektir [1]. KGK sistemleri; doğrultma devresi katı, akü grubu, indüktör-kondansatör (LC) filtre devresi ve evirici devresi kısımlarından oluşmaktadır [2, 3]. KGK'da meydana gelebilecek olası bir arıza durumunda, yangeçitleme devresi üzerinden giriş AC gerilimi doğrudan çıkışa aktarır [4]. Bilimsel yazında, KGK performansı evirici çıkış gerilimindeki harmonik bileşenlerin analiz edildiği THD, sistem çıkış geriliminin MSE, MAE ve RMSE değerleri ile yapılmaktadır [1, 3].

KGK çalışma kipleri çevrimdışı, çevrimiçi ve hat etkileşimli olmak üzere sınıflandırılabilir [4]. Çevrimdışı kipte sistem girişinde şebeke gerilimi varken KGK doğrultucu bloğu üzerinden aküleri besler ve şebekeyi gerilimini regüle etmeden doğrudan yüke iletir [4]. Çevrimiçi kipte KGK sürekli gerilim ve frekans regülasyonu yaparak aküleri şarj eder ve regüleli şebeke gerilimini yüke iletir [5]. Hat etkileşimli kipte, KGK şebeke gerilimi varken sadece gerilim regülasyonu yapar frekans regülasyonu yapmaz [6]. Elektrik şebekesi kesildiğinde ise evirici bloğu akülerden sağlanan doğru akım (DC) formundaki gerilimi alternatif akım (AC) formundaki gerilime akü kullanımına bağlı olarak sınırlı bir süre için dönüştürür ve yükü besler [6-12].

Rahman ve ark. [13] 1986 yılında yaptıkları bir çalışmada yedek güç sistemlerinin önemli bir parçası olarak tasarlanan KGK önermişlerdir. Yapılan bu çalışmada tek fazlı köprü eviriciler ile gerçekleştirilmiş KGK'ların başarımı gösterilmiştir. Yamashita [14] 1990 yılında yaptığı bir çalışmada KGK'ların çevrimiçi ve çevrimdışı çalışma kipleri ve kullanım farkları hakkında deneyimleri yayınlanmıştır. Von Jouanne ve ark. [15] 1996 yılında yaptıkları bir çalışmada iki adet hat etkileşimli KGK'nın birlikte çalışabilmeleri için sistem yaşlanması ve sıcaklık etkilerinden daha az etkilenen sayısal sinyal işleme (DSP) kontrollü bir yapı kullanılmıştır. Buso ve ark. [16] 2001 yılında yaptıkları çalışmada DSP kullanarak bir KGK üzerinde akım ve gerilim kontrolüne dayalı yeni bir yöntem geliştirerek daha verimli KGK sonuçları elde etmişlerdir. Yeh ve Manjrekar [17] 2005 yılında yaptıkları bir çalışmada aktif güç kompanzasyonu ve düşük THD değeri için gerilim regülasyonlu ve akım kontrollü geri beslemeli bir KGK sistemi önermişlerdir. Guerrero ve ark. [18] 2008 yılında KGK sistemlerinde aktif yük paylaşım teknikleri üzerine yaptıkları bir çalışma ile başarılı sonuçlar elde etmişlerdir. Aamir ve Mekhilef [19] 2017 yılında 1kVA gücündeki bir KGK'nın hem doğrusal hem de doğrusal olmayan yükler altındaki çıkış gerilimini düzenleyebilmek için kayma modlu ve orantılı rezonans tekniği ile geliştirilen yeni bir kontrol yöntemi önermişlerdir. Perić ve ark. [20] 2020 yılında hat etkili bir KGK sistemi üzerinde güç faktörünü düzenleyecek bir aktif güç filtresi tasarlamış ve benzetim ortamında yaptıkları deneylerde başarılı sonuçlar elde etmişlerdir.

Eviricilerde çıkış regülasyonu geleneksel PI kontrolü ile yapılmaktadır bilimsel yazında bununla ilgili birçok çalışma yayınlanmıştır [21-23]. Bu yöntemin performans üzerine etkisi sabit katsayılı olması nedeniyle sınırlı olup, daha iyi performans elde etmek için kontrolör parametreleri güncellenebilen BM tabanlı PI kontrolör yöntemi KGK için geliştirilmiştir [24]. Mir ve ark. [25] 1994 yılında yaptıkları bir çalışmada invertör beslemeli indüksiyon makinasının kontrolünü bulanık mantık yöntemi ile gerçekleştirmişlerdir. Jian ve ark. [26] 2000 yılında yaptıkları çalışmada tasarladıkları DSP kontrollü evirici devresinin kontrolünde linear olmayan yükler karşısındaki performansını arttırmak için PID katsayılarını dinamik olarak ayarlanabilen BM kontrolör tekniğini uygulamışlardır. Ding ve ark. [27] 2008 yılında yaptıkları bir çalışmada 20 kW'lık bir Z kaynak eviricinin kontrolünü BM yöntemi ile gerçekleştirmişlerdir. Thao ve ark. [28] 2010 yılında yaptıkları bir çalışmada, şebekeye bağlı fotovoltaik bir evirici üzerinde BM yöntemi ile PID kazanç katsayılarını dinamik

olarak belirleyen bir kontrolör tasarlamış ve başarılı sonuçlar elde etmişlerdir. Li ve ark. [29] 2011 yılında tasarladıkları evirici devresi üzerinde geleneksel PID kontrol, BM kontrolör yöntemi ve BM tabanlı PID kontrolör yöntemlerini denemişlerdir. Elde edilen birim basamak sonuçlarında BM tabanlı PID kontrolör yönteminin performansının daha iyi olduğu gözlemlenmiştir. Lazzarin ve ark. [30] 2013 yılında tek fazlı eviriciler üzerine yaptıkları bir çalışmada, tasarlanan kontrolör yöntemi ile paralel bağlı üç adet eviricinin beraber çalışması sağlanmış olup, 10 kVA yük altında paralel olarak çalışan eviricilerin kararlı çalışma durum analizlerinde başarılı sonuçlar elde edilmiştir. Louzazni ve Aroudani [31] 2014 yılında üç fazlı ve şebeke bağlantılı bir fotovoltaik evirici üzerine yaptıkları bir çalışmada farklı sıcaklık ve ışınım değerleri altında çalışırken, maksimum güç noktası takibi için bulanık mantık ve PID denetleyicisine dayalı akıllı bir kontrolör yöntemi tasarlanmış ve bu sayede sistemin dinamik yanıtı, verimliliği ve kararlılığı iyileştirilmiştir. Siddique ve ark. [32] 2020 yılında tasarladıkları çok düzeyli evirici üzerinde düşük dereceli harmonikleri ortadan kaldırmak için seçilen harmoniklerin eliminasyonu PWM tekniğini kullanmışlardır.

Uyarlanırlı kontrolör tasarımı sürekli zamanla değişen arzu edilen çıkış değeri için sistem belirsizlikleri ve bozucu etkilere karşı kontrol edilecek sistemin istenilen çıktıyı sağlayabilmesi için kullanılmaktadır [33-36]. 1989 yılında Annaswamy ve Narendra [37] yaptıkları bir çalışmada önerdikleri bir uyarlanırlı kontrol yöntemini geri beslemeli doğrulsallaştırılmış bir sistem için tasarlamışlardır. Ge ve Wang [38] önerdikleri yöntem ile doğrusal olmayan sistemler için gürbüz uyarlanırlı kontrol tasarımı önermişlerdir. Uyarlanırlı kontrol yöntemlerinden biri olan KÇU kontrolör tasarımı sistem değişkenlerinden elde edilen değerler ile kontrolör parametrelerini güncellemek için kullanılır [39]. 1995 yılında Astrom ve Wittenmark [40] yayınladıkları bir çalışmada KÇU kontrolör yönteminin tasarımı ve uygulamasını açıklamışlardır. 2012 yılında Chen ve ark. [41] tarafından tasarlanan eviricide çeşitli yüklere karşılık gelen kontrol kazanç katsayıları kullanılmıştır. Jiao ve ark. [42] 2017 yılında tasarladıkları şebekeye bağlı tek fazlı eviricinin şebeke empedans değişikliklerine karşı sağlam hale getirebilmek için kontrolör parametrelerini ayarlayabilen şebeke empedans tahminine dayalı bir kazanç çizelgeleme yöntemi geliştirmişlerdir. Yılmaz ve ark. [43] 2019 yılında yaptıkları bir çalışmada Z-kaynaklı bir eviricinin kontrolünde geleneksel PID



yapısının deęişken giriş ve çıkış gerilimlerinin uygun olmadığını ve KÇU tabanlı PI kontrolör yapısı ile bu sorununun aşılabileceğini yaptıkları çalışmada göstermişlerdir.

Bu tezde, 5 kW'lık KGK sisteminde tek fazlı yarım köprü evirici devresinin çıkış gücünün kontrolü için tasarlanan geleneksel PI, BM ve KÇU tabanlı PI kontrolörlerin çıkış gücü regülasyonu performanslarını çıkış gerilim THD, MSE, MAE ve RMSE değerleri açısından karşılaştıran benzetim çalışmaları ve gerçek sistem testleri yapılmıştır. Tez kapsamında gerçekleştirilen evirici tasarımı MATLAB/Simulink benzetim ortamında modellenerek aday kontrolör performansları test edilmiştir. Bu çalışmalara ek olarak, geliştirilen kontrolörler ve eviricinin çıkış gerilim regülasyonu deneysel çalışmalar ile test edilmiş, elde edilen sonuçlara göre KÇU tabanlı PI kontrolör performansının diğer kontrolör yöntemlerine göre daha iyi olduğu gözlenmiş olup, çıkış gerilim THD, MSE, MAE ve RMSE değerleri sırasıyla %1,0, 15,8596, 3,2264 ve 3,9824 olarak elde edilmiştir.


Tezin geriye kalan bölümleri takip eden başlıklarla açıklanmıştır. Bölüm 2'de KGK hakkında temel bilgi kullanım kipleri, KGK tek fazlı yarım köprü evirici çıkış devresi ve kontrolör yöntemleri açıklanmıştır. Bölüm 3'te tasarlanan ve gerçekleştirilen KGK evirici devresi ve çıkış gerilimini kontrol için tasarlanan geleneksel PI, BM ve KÇU tabanlı PI kontrolör algoritmaları sunulmuştur. Bölüm 4'te benzetim çalışmaları ve gerçekleştirilen deneysel sonuçlar verilmiştir. Bölüm 5'te sonuçlar ve olası gelecek çalışmalar açıklanmıştır.

## Bölüm 2

# Materyal ve Yöntem

### 2.1 Kesintisiz Güç Kaynağı


Gelişen teknoloji ile birlikte enerjiye olan ihtiyacımız gün geçtikçe artmakta ve özellikle kritik öneme sahip elektrikli cihazların elektrik enerjisi kesintisine uğramaması veya şebeke harmoniklerine karşı korunması KGK cihazları ile sağlanmaktadır [1, 3]. KGK sistemleri doğrultma devresi katı, akü grubu, LC filtre devresi ve evirici devresi kısımlarından oluşmaktadır (Şekil 2.1). Doğrultucu bloğu, girişe uygulanan AC şebeke gerilimini akü ve evirici bloklarına uygulamak üzere DC gerilim enerji formuna dönüştürür. Evirici bloğu akülerden veya doğrultucudan sağlanan DC gerilim enerjisini AC gerilim enerji formuna dönüştürerek yükü beslemektedir. KGK’larda meydana gelebilecek herhangi bir arıza durumunda ise yangeçitleme bloğu devreye girer ve şebeke enerjisini direk olarak yüke aktarır [4]. KGK çalışma kiplerine göre çevrimiçi, çevrimdışı ve hat etkileşimli olarak sınıflandırılır [5].



Şekil 2.1: Genel bir KGK blok şeması

### 2.1.1 Çevrimiçi Çalışma Kipi


Çevrimiçi çalışma kipinde KGK sisteme bağlı yükü evirici blok üzerinden beslerken sürekli olarak gerilim ve frekans regülasyonu yapar. Ayrıca şebeke kesintisi durumunda akülerde depolanan enerji evirici tarafından kullanılır ve yükün beslenmesine devam edilir. Çevrimiçi çalışma kipinde KGK'da meydana gelebilecek herhangi bir arıza durumunda, yük yangeçitleme devresi ile beslenir ve böylece şebeke kesintisi anında çevrimdışı KGK sistemlerinde karşılaşılan devre geçiş gecikmesi sorunu oluşmaz (Şekil 2.2) [8, 9].



Şekil 2.2: KGK'da çevrimiçi çalışma kipi

### 2.1.2 Çevrimdışı Çalışma Kipi


Çevrimdışı çalışma kipinde KGK şebekede herhangi bir kesinti olmadığı sürece şebeke enerjisi herhangi bir gerilim ve frekans regülasyonu yapılmadan direk olarak yüke aktarılır. Ayrıca bu çalışma durumunda doğrultucu devresi kullanılarak aküler doğrudan beslenir. Şebekede elektrik kesintisi olduğunda veya belirlenen çalışma gerilimi dışına çıktığında, evirici akülerde depolanan enerjiyi kullanır ve yükün beslenmesine devam edilir (Şekil 2.3) [4]. Seçici anahtar ile devreler arası geçiş yapılırken bir süre kesinti ve yüke uygulanan gerilimin uygulanmasında gecikme oluşur.



Şekil 2.3: KGK'da çevrimdışı çalışma kipi

### 2.1.3 Hat Etkileşimli Çalışma Kipi

Hat etkileşimli çalışma kipinde KGK, şebeke geriliminin uygulandığı durumda çevrimdışı KGK gibi çalışır. Aralarındaki fark hat etkileşimli çalışma kipinde şebeke gerilimi regüle edilerek yüke aktarılır, ancak frekans regülasyonu yapılmaz. Şebekede elektrik kesintisi olduğunda veya belirlenen çalışma gerilimi dışına çıktığında, evirici akülerde depolanan enerjiyi kullanır ve yükün beslenmesine devam edilir (Şekil 2.4) [4, 20].




Şekil 2.4: KGK'da hat etkileşimli çalışma kipi

## 2.2 Tek Fazlı Yarım Köprü Evirici

Eviriciler batarya ve güneş panelleri gibi DC kaynakları AC kaynaklara dönüştüren devre veya sistemlerdir. Eviricilerin darbe genişlik modülasyonu (PWM) tabanlı gerilim ve/veya güç kontrollü tasarımları KGK tek fazlı yarım köprü sistemlerinde yaygın olarak kullanılmaktadır [44, 45]. Bu tip evirici topolojisinde DC gerilim


hattında  $V_{DC}/2$  değerine sahip iki kondansatör ve evirici nötr çıkışını oluşturan nötr noktası bulunmaktadır (Şekil 2.5).  $S +$  ve  $S -$  olmak üzere 2 adet anahtarlama elemanı sıra ile belirlenen süre içinde kullanılır [46].  $S +$  pozitif periyot,  $S -$  negatif periyot için kullanılır ve toplamları da devrenin çıkış periyodu ve frekansını belirlemektedir. Çıkışta bulunan LC filtresi çıkış gerilimi  $V_0$ 'ın sinüzoidal dalga formuna yaklaşmasını sağlar. Anahtarlama süreleri arasında belirsizlik olduğunda DC besleme hattının kısa devre olmasını engellemek için taşıyıcılı PWM tekniği kullanılmıştır [47].



Şekil 2.5: Tek fazlı yarım köprü evirici topolojisi

## 2.3 dsPIC Mikrodenetleyici


KGK ve evirici devrelerinde DSP kullanımı analog alternatiflerine göre bozucu etkilere karşı daha dayanıklı ve yüksek frekanslarda çalışma imkânı sağladığı için tercih edilmektedir [48-51]. dsPIC mikrodenetleyiciler diğer mikrodenetleyicilere göre daha az maliyetli, endüstriyel kullanıma uygunluğu, analog işlemlerdeki performansları, işlemci ve çalışma hızı, PWM ve analog-dijital dönüştürücü (ADC) kanal sayıları nedeniyle tercih edilmektedirler (Şekil 2.6) [52-55]. Microchip firması tarafından üretilen dsPIC mikrodenetleyici sırasıyla verilen uygulamalar; i) AC-DC dönüştürücü, ii) DC-DC dönüştürücü, iii) güç faktörü düzeltme, iv) KGK, v) eviriciler ve vi) şarj cihazları için kullanılabilir [55].



Şekil 2.6: dsPIC kontrol sistemi

## 2.4 Darbe Genişlik Modülasyonu


PWM kesintisiz güç kaynakları, anahtarlamalı güç kaynakları, elektrik motorları, ses yükselticileri ve robotik gibi alanlarda kullanılabilir [1, 56-59]. Deng ve ark. [1] tasarladıkları PWM tekniği ile 1 kVA gücündeki tek fazlı bir KGK'nın evircisinin kontrolünü yapmışlardır. Guo ve ark. [56] tasarladıkları yüksek frekanslı anahtarlamalı güç kaynağının kontrolünü yüksek çözünürlüklü PWM tekniği ile gerçekleştirmişlerdir. Acıman [57] geliştirdiği PID kontrollü DC motorun hız ve konum kontrolünü PWM tekniği ile sağlamıştır. Adduci ve ark. [58] 2007 yılında yaptıkları bir çalışmada PWM tekniği kullanarak güç ses yükselticisi kontrolü gerçekleştirmişlerdir. Kulkarni ve ark. [59] PWM tekniği ile arazi navigasyonu için geliştirilen altı tekerlekli bir robotun kontrolünü sağlamışlardır. PWM ile üretilen darbe işaretinin anahtarlama ile kontrol ettiği sistem çıkışı katında sistem gücü ayarlanabilir. PWM işaretleri mikrodenetleyiciler ile anahtar iletim süresi  $t_{on}$  ve kesim süresi  $t_{off}$  değiştirilerek çıkış gerilimi arzu edilen değerde tutulur (Şekil 2.7) [60].



Őekil 2.7: PWM teknięi grev dngleri

### 2.4.1 Sinzoidal Darbe Geniřlięi Modlasyonu

Evirici kontrolnde sinzoidal darbe geniřlik modlasyonu (SPWM) yarı iletken anahtarlama elemanlarının tetikleme zamanları ve eŐ zamanlamayı saęlayabilmek iin tercih edilir. Evirici ıkıŐ gerilimi taŐıyıcı gen iŐaret ile karŐılaŐtırılır ve bu iŐlem sonucunda PWM iŐareti retilir (Őekil 2.8). Referans iŐaretin geniřlięi gen taŐıyıcı iŐaretin geniřliğinden byk olduęu durumda ıkıŐ var, kk olduęu durumda ise ıkıŐ yoktur [61].




Őekil 2.8: SPWM ve anahtarlama konumları

## 2.5 Oransal – Integral Kontrol Yöntemi

Kapalı döngü kontrol sisteminde uygulama ve gerçekleştirme kolaylığı ve düşük maliyeti nedeniyle geleneksel PI kontrolör tercih edilir [62-64]. Gerçek sistem çıkışı ve arzu edilen çıkış değerini karşılaştırarak hata işareti  $e(t)$  elde edilir. PI kontrolör  $e(t)$  değerinin oransal bir kazancı ve integrali alınmış hata işaretlerinin toplamını kullanarak kontrolör işaretini hesaplar. Denklem 2.1’de PI kontrolör işareti çıkışı oransal kazanç katsayısı  $K_p$  ve integral kazanç katsayısı  $K_i$  ile hesaplanır (Şekil 2.9) [65-67]. Geleneksel PI kontrolörün titreşim yönteminde  $K_i$  kazanç katsayısı sıfıra ayarlanır.  $K_p$  değeri sistem çıkış işareti salınım yapana kadar artırılır. Salınım yapan kritik kazanç ve periyot değeri belirlendikten sonra, Ziegler Nichols tablosundan  $K_p$  ve  $K_i$  değerleri hesaplanır [68].

$$u(t) = K_p e(t) + K_i \int_0^t e(t) dt \quad (2.1)$$



Şekil 2.9: Geleneksel PI kontrolör yapısı



## 2.5.1 PI Katsayılarının Ziegler-Nichols Yöntemi ile Elde Edilmesi

Bu yöntem PI katsayılarının belirlenmesinde en çok kullanılan yöntem olup sistem modeline ihtiyaç duyulmaz. Ziegler Nichols titreşim metodu deneysel bir yöntem olarak bilinir. Sistem üzerinde denemelerin yapılabilmesi için kararlı bir sistem olması yeterlidir [68].

### 2.5.1.1 Kapalı Çevrim Ziegler-Nichols Titreşim Yöntemi

Kapalı Çevrim Ziegler-Nichols titreşim yönteminde sistemin cevap eğrisinin osilasyona girmesi sağlanır. Sistemin çıkışı sürekli ve aynı genlikte salınım elde ettiği değere kadar  $K_p$  değeri artırılır. İstenen salınım elde edildiğinde o noktadaki kazanç değeri osilasyon kazancı  $K_u$  olarak tespit edilir.  $K_u$  ve Osilasyon periyodu  $P_u$  kullanılarak sistemin PI katsayıları Tablo 2.1'deki formüller ile hesaplanabilmektedir [68].


Tablo 2.1: Kapalı çevrim Ziegler Nichols yöntemi parametre hesabı

Kontrolör	$K_p$	$K_i$
P	$K_u/2$	-
PI	$K_u/2, 2$	$P_u/1,2$

## 2.6 Bulanık Mantık

Bulanık mantık kavramı Lotfi Zadeh tarafından 1960'larda ortaya atılan uzman kişi/sistemin sözlü ifadesinin matematiksel gösterimi olarak tanımlanabilir [69]. Sayısal gösterimle önermeler varlık ve yokluk "1" ve "0" ile ifade edilir ancak ara değerler tanımlanamaz bu nedenle gerçek hayatta gerçekleşen olgunun derecesi matematiksel olarak gösterilemez. Bulanık mantık bu iki kesin önerme arasında kalan tüm seviyeleri tanımlayabilir [70]. Bulanık bir kümede bir eleman (0-1) arasındaki herhangi bir üyelik değerini alır (Şekil 2.10). Ayrıca her değişken birden fazla kümeye


üye olabilir [71, 72]. Bir örnek ile açıklanırsa, hava çok sıcak ifadesinde deęişken “sıcak”, dilsel terim deęeri “çok” ile tanımlanır. Buradaki çok sıcak 20°C veya 30°C derece gibi deęerlerle açıklanabilir ve kişiden kişiye de deęişebilir. Bu durumda en uygun çözüm bulanık mantık ile tanımlamaktır [73, 74]. Dilsel ifadenin üyelik foksiyonuna karşılık gelen deęeri üyelik derecesi ile gösterilmektedir. En çok kullanılan üyelik fonksiyonları, üçgen ve yamuk üyelik fonksiyonlarıdır [75, 76].



Şekil 2.10: Üyelik derecesi ile klasik/bulanık küme ilişkisi

## 2.6.1 Bulanık Mantık Kontrolör


BM tasarımında uzman bilgisi ile oluşturulan kural tabanı yaklaşımı kullanılır. Sistem girişinden alınan veri kural tabanı ile yordamlanarak bulanıklaştırma işlemine tabi tutulur. Elde edilen çıkarım durulama işleminden sonra gerçek sistem veya modelin kontrolü için kullanılır (Şekil 2.11) [77, 78].



Şekil 2.11: Bulanık mantık kontrolör genel şeması

## 2.6.2 Bulanıklaştırma

Kontrol edilecek sistemin uzman görüşü çerçevesinde girişine uygulanan işaretin, bulanık küme üyelik fonksiyonları ile bulanık değerlere dönüştürülmesi aşamasından oluşur. Bu nedenle bulanık kümeler ve üyelik fonksiyonları fiziksel olgunun değerleri, üyelik fonksiyon tipi, minimum ve maksimum değerleri ve dilsel etiketleme gibi işlemleri içerir. Şekil 2.12’de örnek olarak zamanla değişen gerilim değerinin bulanık ifadesi ve gerilim değişimi üyelik dereceleri görülmektedir. Yatay ekseninde fiziksel değerlerin gerilim karşılığı sınır değerleri ve düşey ekseninde üyelik derecesi değerleri verilmiştir. Gerilim değişimi üç adet üçgen ve iki adet yamuk üyelik fonksiyonları ile belirlenmiştir (Şekil 2.12). Üyelik fonksiyonları negatif büyük (NB), negatif orta (NO), sıfır (S), pozitif orta (PO) ve pozitif büyük (PB) olarak belirlenmiştir [79].



Şekil 2.12: Gerilim değişiminin bulanık ifadesi

## 2.6.3 Bilgi tabanı

Bulanık mantık uygulamalarında bilgi tabanı, veri tabanı ve kural tabanı kısımlarından oluşur [79]. Bilgi tabanında bulunan veriler uzman bilgisi ile oluşturulur. Veri tabanı, bulanıklaştırma ve berraklaştırma aşamaları için kullanılan üyelik fonksiyonları, sözsel ifadeler, belirlenen sınır değerleri ve bulanık kuralların bulunduğu kısımları içerir. Kural tabanı sistemin girişinden alınan değerlerin sistem çıkışında nasıl yorumlanacağını belirler. Kural tablosu oluşturulurken, giriş değerleri en az iki tane


seçilir ve çıkış değerinin davranışı, giriş değerlerinin karşılaştırılması ile uzman görüşü veya deneme yanılma yöntemleri ile oluşturulur. Bulanık terimler “eğer” ve “ise” (if then) biçiminde kural tabloları ile oluşturulur [79, 80]. Kural tabanı, Şekil 2.12’de verilen sistem örneği için Tablo 2.2’deki gibi kural tablosu ile oluşturulabilir [81]. Bulanık çıkarım mekanizması ve durulaştırma ile bulanık kavramların gerçek sistemde kullanılacak olan gerçek değerlere dönüştürülür [77].

Tablo 2.2: Bulanık mantık kontrolör kural tabanı

		Hata Değişimi				
		NB	NO	S	PO	PB
Hata	NB	NB	NB	NB	NO	S
	NO	NB	NB	NO	S	PO
	S	NB	NO	S	PO	PB
	PO	NO	S	PO	PB	PB
	PB	S	PO	PB	PB	PB

#### 2.6.4 Durulaştırma


Bulanık çıkarım sonucu elde edilen bulanık ifadenin gerçek değere dönüştürülmesi bu kısımda yapılmaktadır [74]. Şekil 2.12’de verilen sistemin Tablo 2.2’de giriş değerleri ile tetiklenen kurallara göre, üyelik değerleri hesaplanır. Karşılaştırılan değerler üyelik derecesi en küçük veya en büyük şeklinde seçilir. Mamdani çıkarım modelinde alınan veriye göre tetiklenen kurallar işlenir, diğerleri ise sıfır olarak kabul edilir (Şekil 2.13). Durulaştırma işleminde kullanılan yöntemler arasında; i) ağırlık merkezi, ii) ağırlıklı ortalama, iii) maksimumların en küçüğü, iv) maksimumların en büyüğü ve v) maksimumların ortalaması bulunmaktadır.



Şekil 2.13: Mamdani maksimumlarının en küçüğü bulanık çıkarım örneği

Bu tez kapsamında ağırlıklı ortalama yöntemi kullanılmıştır. Denklem 2.2'de  $i$  kural numarasını,  $n$  kural sayısını ve  $\mu$  üyelik derecesini ifade etmektedir. Bu yöntemde her bir bulanık çıkarım sonucu  $x_i$  ile bulanık kümenin ağırlık merkezi belirlenir ve üyelik derecesi  $\mu(x_i)$  ile çarpılır. Bu işlem sonucu elde edilen değer hesaplamada kullanılan üyelik derecelerinin toplamına bölünür. (Şekil 2.14) [82,83].


$$x^* = \frac{\sum_{i=1}^n \mu(x_i) x_i}{\sum_{i=1}^n \mu(x_i)} \quad (2.2)$$



Şekil 2.14: Ağırlıklı ortalama yöntemi

## 2.7 Kazanç Çizelgeleme Uyarlanır Kontrolör


Sistem çalışma şartları, bozucu etkiler, sistem yaşlanması ve parametre değişimlerine karşı kontrolör parametrelerini sürekli olarak güncelleyen bir kontrolör tasarım yöntemidir [40, 84]. Uyarlanır kontrol yöntemlerinden biri olan KÇU kontrolör yöntemi sistem çalışma şartlarına göre farklı kontrolör katsayılarını bir başvuru tablosuna göre güncelleyen yöntemdir (Şekil 2.15). KÇU doğrusal ve doğrusal olmayan sistemlerin kontrolü için çalışma şartlarına göre ayrılıp bir başvuru tablosu ile kontrol edilebilir [85].



Şekil 2.15: KÇU tabanlı kontrolör genel yapısı

## 2.8 Hızlı Fourier Analizi ile THD Hesaplaması

Bir sinyalin sahip olduğu frekansların ölçülebilmesi için hızlı fourier analizi (FFT) kullanılır. FFT analizi deney ortamında osiloskop, MATLAB/Simulink benzetim ortamında ise FFT Analysis aracı ile yapılabilmektedir. Rigol osiloskop üzerinden FFT analizini görebilmek için sırasıyla MATH→Math→Operator(FFT)→Operation(ON) adımları seçilir [86]. Örnek olarak, 220V/50 Hz bir sinyalin FFT analiz osiloskop görüntüsü Şekil 2.16'da sunulmuştur. Elde edilen bütün harmonikler (2. harmonikten itibaren) *dBV* olarak ölçülür ve her bir harmoniğin gerilim değeri Denklem 2.4 kullanılarak hesaplanır. Elde edilen bütün gerilim değerleri Denklem 2.5 kullanılarak THD değeri hesaplanır. Denklem 2.4'de  $V$  ölçülen voltajı  $V_0$  ise referans voltajı ifade etmektedir. Referans voltaj 1 volt RMS'dir.




Şekil 2.16. 220V/50 Hz sinyalin Rigol osiloskop ile FFT analizi

$$dBV = 20 \log\left(\frac{V}{V_0}\right) \quad (2.3)$$

$$V = V_0 10^{(dBV/20)} \quad (2.4)$$

$$THD = \frac{\sqrt{\sum_{h=2}^{\infty} V_h^2}}{V_1} \quad (2.5)$$

MATLAB/Simulink benzetim ortamında gerçekleştirilen çalışmalar sonucunda elde edilen bir sinyalin sahip olduğu frekansların ölçülebilmesi için FFT Analysis aracı kullanılır (Şekil 2.17) [87]. FFT Analysis aracı üzerinden sinyalin davranış şekli, genliği, THD değeri ve her bir harmoniğe ait gerilim değeri görüntülenebilmektedir. Simulink benzetim ortamında FFT analizini görebilmek için sırasıyla Powergui→Tools→FFT Analysis adımları seçilir. FFT analiz aracı üzerinde Tablo 2.3'te bulunan ayarlar kullanılır.



Şekil 2.17:  $220V_{RMS}/50\text{ Hz}$  sinyalin MATLAB/Simulink ile FFT analizi

Tablo 2.3: Simulink FFT analiz ayarları

Start time (s)	0,1
Number of cycles	10
Fundamental frequency (Hz)	50
Max frequency (Hz)	1000
Max frequency for THD computation	Nyquist frequency
Display style	Bar (relative to fundamental)
Frequency axis	Harmonic order




## Bölüm 3

# Gerçekleştirilen 5 kW KKGK Evirici Sistemi


Bu bölümde, 5 kW KKGK evirici devresi ve evirici için tasarlanan kontrolörlerin benzetim çalışmaları ile gerçek deney düzeneği çalışmaları açıklanmıştır.

### 3.1 Evirici Sistem

5 kW evirici sistemi tek fazlı yarım dalga köprü devresi, dengeleyici, algılayıcı devreleri ve mikrokontrolör tabanlı anakart kısımlarımdan oluşmaktadır (Şekil 3.1). Evirici devresinde, ortalama 5 kW güç ve 12868 Hz frekansa uygun anahtarlama elemanı olarak yalıtılmış iki kapılı transistör (IGBT) kullanılmıştır. Evirici topolojisi olarak tek fazlı yarım dalga köprü devresi kullanılmıştır (Şekil 3.2). Evirici devresine ait devre elemanları ve değerleri Tablo 3.1’de sunulmuştur.



Şekil 3.1: Evirici donanımı




Şekil 3.2: Evirici devresi

Tablo 3.1: Evirici devresinde kullanılan devre elemanları ve değerleri

Devre Elemanı	Elektriksel Değer
$V_{DC}$ (Giriş Gerilimi)	720 V
$C_1, C_2$ (DC Bara Kapasitörleri)	6800 $\mu F$
$L_F$ (Filtre İndüktörü)	1,5 mH
$C$ (Filtre Kapasitörü)	75 $\mu F$
$R$ (Direnç Yüğü)	10 $\Omega$ (100%)

Evirici devresinde giriş gerilimi  $C_1$  ve  $C_2$  kondansatörleri arasında gerilim bölücü ile eşit olarak bölünmelidir. Devrenin çalışması esnasında eşit paylaşım yapılamaması DC baralar arasında dengesizliklere neden olabilmektedir [88]. Bu nedenle DC baralara paralel iki adet IGBT, nötr ve IGBT'ler arasına bir adet indüktör eklenmiştir (Şekil 3.3). Dengeleyici devresi DC barada meydana gelebilecek gerilim dengesizliklerini engeller. Gerilimin  $V_{DC}/2$  değerinden büyük olduğu alternansda ters anahtarlama döngüsü yapılarak dengesizlik ortadan kaldırılır. Dengeleyici devresine ait devre elemanları ve değerleri Tablo 3.2'de sunulmuştur.




Şekil 3.3: Dengeleyici devresi

Tablo 3.2: Dengeleyici devresinde kullanılan devre elemanları ve değerleri

Devre Elemanı	Elektriksel Değer
$V_{DC}$ (Giriş Gerilimi)	720 V
$C_1, C_2$ (DC Bara Kapasitörü)	6800 $\mu F$
$L_D$ (Dengeleyici İndüktörü)	1,5 mH

## 3.2 Evirici Sistemin Güç Kontrolü

Eviricide güç kontrolü gerilim ve akım değişkenlerinin algılayıcılar aracılığı ile okunması sayesinde yapılır. DC çıkış baraları ve çıkış kapasitörü üzerindeki gerilim değerleri, çıkış ve dengeleyici indüktörleri üzerindeki akım değerleri anlık olarak ölçülür. Ölçülen değişkenler akım ve gerilim kontrol algoritmaları içerisinde geri-bildirim verisi olarak kullanılır. Yüksek güç yoğunluğu, sıcaklık ve sürme korumaları ve tümleşik yapısı gibi özelliklerinden dolayı evirici devresinde akıllı güç modülü (IPM) kullanılmıştır. DSP işlemcisi olarak Microchip firması tarafından üretilmiş olan dsPIC33EP512GM710 kullanılmıştır (Şekil 3.4) [89].



Şekil 3.4: Evirici kontrol sistemi

Bu tez kapsamında KGK evirici devresi ile tek yönlü SPWM ile referans gerilim sinyalini kullanarak arzu edilen gerilim ve faz açısını sağlayan IGBT'leri sürebilmek için ilgili görev çevrimleri üretilmektedir. dsPIC mikrodeneleyici ile üretilen SPWM işaretleri mikrodeneleyici içerisinde bulunan PWM1H ve PWM1L kanalları, pozitif ve negatif yarım döngüler için kullanılmıştır. SPWM, arama tablosu yöntemi ile sistem çıkışından gelen referans sinüs işaretiyle karşılaştırılarak üretilir [89, 90].

### 3.3 Eviricide PWM

Evirici katta elde edilen PWM işareti kazancı  $K_{PWM}$ , bara geriliminin modülasyon sinyali olan testeredişi sinyalinin genliğine oranıdır. Sayısal kontrolde  $V_{tri}$  değeri mikrodeneleyicide %100 PWM değerinin elde edilmesi için kullanılır. Evirici devresinde;  $E = 360 V$ ,  $V_{tri} = 12868$ , filtre bobini  $L=1,5mH$ , filtre kapasitesi  $C = 75 \mu F$  olarak alınmıştır. Denklem 3.1'den  $K_{PWM} = 360/12868$  olarak hesaplanmıştır.


$$K_{PWM} = \frac{E}{V_{tri}} \quad (3.1)$$

### 3.4 Evirici için Geliştirilen Kontrolör Tasarımları

Eviricide çıkış regülasyonu geleneksel PI kontrolü ile yapılmış, bilimsel yazında bununla ilgili birçok çalışma yayınlanmıştır [21-23]. Rech ve ark. [21] 2001 yılında yaptıkları bir çalışmada 1 kVA gücünde 110 V çıkış gerilim seviyesine sahip tek fazlı bir eviricinin kontrolünü PID tabanlı kontrolör ile gerçekleştirmişlerdir. Ding ve ark. [22] 2007 yılında yaptıkları bir çalışmada Z-kaynak evirici için yük değişimleri ve gerilim dalgalanmalarına karşı DC baranın sabit kalabilmesi için PID kontrolör yöntemini önermişlerdir. Tehrani ve ark. [23] tasarladıkları kesirli sıralı PID kontrolör yöntemi ile üç seviyeli bir eviricide meydana gelebilecek faz kayması, genlik kayması ve akım THD değerlerini azaltmak üzere bir çalışma yapmışlardır. Bu yöntemin performans üzerine etkisi sabit katsayılı olması nedeniyle sınırlı olup, daha iyi performans elde etmek için kontrolör parametreleri güncellenebilen BM ve KÇU tabanlı PI kontrolör yöntemleri KGK için geliştirilmiştir [26, 43]. Yılmaz ve ark. [43] Z-kaynaklı bir eviricinin kontrolünde geleneksel PID yapısının değişken giriş ve çıkış gerilimleri karşısında yetersiz kaldığını, bu sorunların giderilebilmesi için yaptıkları çalışma ile KÇU tabanlı PI kontrolör yapısını önermişlerdir. Li ve ark. [26] 2000 yılında yaptıkları çalışmada tasarladıkları DSP kontrollü evirici devresinin linear olmayan yükler karşısındaki performansını arttırmak için PID katsayılarını dinamik olarak ayarlanabilen BM tekniğini uygulamışlardır.

#### 3.4.1 Geleneksel PI Kontrolör Tasarımı

Geleneksel PI kontrolör yönteminde  $K_p$  ve  $K_i$  kazanç parametreleri gerçek sistem üzerinden Ziegler-Nichols titreşim yöntemi ile bulunmuştur [68]. Sistem kazanç katsayılarının tespit edilebilmesi için integral kontrol terimi sıfır alınarak, oransal kontrolör değeri sistem çıkışında osilasyon davranışı görülene kadar yükseltilir. Sistem çıkışı osilasyona girdiği anda elde edilen oransal kontrolör kazancı  $K_u = 100$  ve salınım periyodu  $P_u = 110$  ms olarak belirlenmiş (Şekil 3.5c) ve Tablo 3.3'teki PI katsayıları hesaplanmıştır.




Şekil 3.5: Ziegler-Nichols titreşim yöntemi ile kazanç katsayılarının bulunması yönteminde oransal kazanç değerinin sistem çıkışında oluşturduğu işaretler, (a)  $K_u = 10$ , (b)  $K_u = 80$  ve (c)  $K_u = 100$ .

Tablo 3.3: Ziegler-Nichols titreşim yöntemi ile hesaplanan kazanç katsayıları


Kontrolör	$K_p = K_u/2,2$	$K_i = P_u/1,2$
PI	45,45	91,66

Evirici için Şekil 3.6'daki yapı ve değişkenler önerilmiştir. Evirici kapalı döngü sisteminde dış döngüde çıkış gerilim regülasyonu için  $V_k^o$  olarak alınmıştır. İç döngüde çıkış akımı  $I_k^o$  kontrolü ayrı bir PI kontrolör ile yapılmıştır. Evirici çıkışında oluşabilecek kısa devre ve aşırı akım durumlarında çıkış gerilimi  $V_k^o$  sıfır, hata değeri  $e_k$  ise maksimum değerine ulaşmaktadır. Gerilim kontrolörü çıkış gerilimini yükseltebilmek için PWM değerini %100 yapmaktadır. Evirici çıkışında kısa devre veya aşırı akım durumları ortadan kalkmadığı için çıkış geriliminin yükseltilmesi sisteme zarar vermektedir. Bu nedenlerden dolayı gerilim kontrolörü çıkışında akım limit değerleri belirlenmiş olan bir akım kontrolörü kullanılmıştır. Çıkış akım  $I_k^o$  PI kontrolör parametreleri Ziegler-Nichols titreşim yöntemi ile belirlenmiş olup hem benzetim ortamında hem de deney ortamında  $K_p = 4500$  ve  $K_i = 350$  kazanç katsayıları kullanılmıştır.



Şekil 3.6: Evirici çıkış gerilim regülasyonu için geleneksel PI kontrolör tasarımı

Evirici çıkış gerilim kontrolü için MPLAB X IDE ortamında tasarlanan çıkış gerilimi ve akım değişkenleri düzenlemesi için yazılan PI kontrolör ana kontrol algoritması olarak hazırlanmıştır (Şekil 3.7). BM tabanlı PI kontrolör ve KÇU tabanlı PI kontrolör yöntemleri ile elde edilen PI katsayıları ana kontrol algoritması içerisinde kullanılmaktadır. dsPIC işlemci içerisinde koşan kodlarda floating işlemler çok fazla zaman aldığından dolayı değişkenlere aritmetik kaydırma (Q formatı) işlemi uygulanmıştır. Çıkış gerilim ve akım kontrolörleri yazılım algoritması için 47 satırlık kod yazılmıştır.



Şekil 3.7: Çıkış gerilim ve akım kontrolörleri yazılım algoritması akış şeması




### 3.4.2 BM Tabanlı PI Kontrolör Tasarımı

BM tabanlı PI kontrolör tasarımında, referans gerilim değeri ile gerçek çıkış değerinden elde edilen hata  $e_k$  ve hatanın değişimi  $de_k$  tasarım için kullanılır. BM  $e_k$  ve  $de_k$  giriş değerlerini geleneksel PI kontrolör parametreleri  $K_p$  ve  $K_i$ 'nin güncellenmesi için hesaplar (Şekil 3.8). BM için aşağıdaki denklemler yazılmıştır [24].


$$e_k = V_k^{ref} - V_k^o \quad (3.2)$$

$$de_k = e_k - e_{k-1} \quad (3.3)$$




Şekil 3.8: BM tabanlı PI kontrolör tasarımı

Evirici kapalı döngü sisteminde dış döngüde çıkış gerilim regülasyonu için  $V_k^o$  olarak alınmıştır. BM girişinde çıkış gerilim  $V_k^o$  ve arzu edilen çıkış gerilim  $V_k^{ref}$  farkı ve farklar arasındaki değişim dikkate alınmıştır (Denklemler 3.2 ve 3.3). İç döngüde ise çıkış akımını  $I_k^o$  kontrolü ayrı bir PI kontrolör ile yapılmıştır (Şekil 3.9).




Şekil 3.9: Evirici çıkış gerilim regülasyonu için BM tabanlı PI kontrolör tasarımı


Hata ve hatanın deęiřimi giriř deęerleri kullanılarak üyelik fonksiyonları belirlenmiřtir (řekil 3.10). BM ıkıř deęerleri olan  $K_p$  ve  $K_i$  katsayıları üyelik fonksiyonları řekil 3.11 ve řekil 12’de verilmiřtir.  $K_p$  ve  $K_i$  kazanç katsayıları kural tablosu Tablo 3.4’te uzman grř ve deneme yanılma ile oluřturulmuřtur [84]. Tasarlanan BM ynteminde  $e$  ve  $de$  giriř deęerleri ((-220) -(+220)),  $K_p$  ve  $K_i$  ıkıř deęerleri ise sırasıyla (40-60) ve (20-40) sınır deęerleri kullanılarak oluřturulmuřtur.



řekil 3.10: Hata ve hatanın deęiřimi üyelik fonksiyonları



řekil 3.11:  $K_p$  deęiřkeni üyelik fonksiyonu



řekil 3.12:  $K_i$  deęiřkeni üyelik fonksiyonu

Tablo 3.4:  $K_p$  ve  $K_i$  değişkenleri kural tabanı


		Hata Değişimi				
		NB	NO	S	PO	PB
Hata	NB	B	B	B	BO	O
	NO	B	B	BO	O	KO
	S	B	BO	O	KO	K
	PO	BO	O	KO	K	K
	PB	O	KO	K	K	K

Eviricide kapalı çevrim ile elde edilen hata ve hatanın değişimi bulanık mantık giriş değeri olarak kullanılmıştır. Giriş bulanık ifadelerle göre tetiklenen üyelik fonksiyonlarının üyelik dereceleri belirlenmiştir. Mamdani çıkarım yöntemine göre kural içerisinde min operatörü kullanılmıştır. Böylelikle karşılaştırılan kurallar arasında minimum üyelik derecelerine sahip olanlar alınarak dilsel çıkış değerleri elde edilmiştir [91]. Tablo 3.4’ te bulunan kurallardan aktif olmayan kurallara  $\mu_i(x_i) = 0$  değeri verilmiştir. Elde edilen bulanık değerlere ağırlıklı ortalama yöntemi ile durulaştırma işlemi uygulanmıştır. Denlem 3.4’te  $i$  kural numaralarının yerine üyelik fonksiyonlarının sözel ifadeleri kullanılmıştır. Üyelik fonksiyonları küçük (K), küçük orta (KO), orta (O), büyük orta (BO) ve büyük (B) olarak belirlenmiştir [79]. Denklem 3.5’te aktif olan kurallar kullanılarak durulaştırma işlemi tamamlanmıştır [92,93].

$$x^* = \frac{\sum_{i=1}^n \mu(x_i)x_i}{\sum_{i=1}^n \mu(x_i)} \quad (3.4)$$

$$x^* = \frac{\mu_B(x_B)x_B + \mu_{BO}(x_{BO})x_{BO} + \mu_O(x_O)x_O + \mu_{KO}(x_{KO})x_{KO} + \mu_K(x_K)x_K}{\mu_B(x_B) + \mu_{BO}(x_{BO}) + \mu_O(x_O) + \mu_{KO}(x_{KO}) + \mu_K(x_K)} \quad (3.5)$$


Hesaplanan  $K_p$  ve  $K_i$  kazanç katsayıları çıkış gerilim ve akım değişkenleri düzenlemesi için yazılan PI kontrolör ana kontrol algoritması içerisinde kullanılmıştır (Şekil 3.7). BM tabanlı PI kontrolör yazılım algoritması Şekil 3.13’te sunulmuş ve tasarımı için 259 satır kod yazılmıştır.



Şekil 3.13: BM tabanlı PI kontrolör yazılım algoritması akış şeması

### 3.4.3 KÇU Tabanlı PI Kontrolör Tasarımı

KÇU tabanlı PI kontrolör tasarımı (Şekil 3.14) için kontrol edilecek sistemin farklı çalışma koşullarında uygun parametre seçimleri yapılmıştır (Tablo 3.5). Çıkış gerilim  $V_k^o$  ve akım  $I_k^o$  değerleri kullanılarak eviricinin anlık gücü belirlenmiştir. Evirici çıkış gücü KÇU tabanlı PI kontrolörü için giriş değeri olarak kullanılmıştır. Katsayılar belirlenirken evirici çıkışından farklı yük (0 – %100)(0 – 5000W) oranlarında güç çekilmiştir. Bu yük değerleri altında evirici çalışırken çıkış gerilim THD değerleri ölçülmüş olup en düşük THD değerleri elde edilene kadar kazanç katsayıları değiştirilmiştir.




Şekil 3.14: Evirici çıkış gerilimi regülasyonu için KÇU tabanlı PI kontrolör tasarımı

Tablo 3.5: KÇU tabanlı PI kontrolör katsayıları

Yük oranı (%)	Güç (W)	$K_p$	$K_i$
0	0	40	20
25	1250	46	25
50	2500	50	30
75	3750	54	35
100	5000	60	40

Hesaplanan  $K_p$  ve  $K_i$  kazanç katsayıları çıkış gerilim ve akım değişkenleri düzenlemesi için yazılan PI kontrolör ana kontrol algoritması içerisinde kullanılmıştır (Şekil 3.7). KÇU tabanlı PI kontrolör yazılım algoritması Şekil 3.15'te sunulmuştur. KÇU tabanlı PI kontrolör tasarımı için 112 satır kod yazılmıştır.



Şekil 3.15: KÇU tabanlı PI kontrolör yazılım algoritması akış şeması


## Bölüm 4

# Benzetim Çalışmaları ve Deneysel Sonuçlar

5 kW KGK evirici için benzetim çalışmaları ve deneysel sonuçları geleneksel PI kontrolör, BM ve KÇU tabanlı PI kontrolör yöntemleri farklı yük durumlarında test edilmiş ve bu testler sonucu elde edilen çıkış gerilim THD, MSE, MAE ve RMSE gibi performans sonuçları sunulmuştur.

### 4.1 Benzetim Çalışmaları için Evirici Tasarımı

Benzetim çalışmalarında MATLAB/Simulink ortamında 5 kW evirici tasarımı Şekil 4.1'de verilmiştir. Evirici üzerinde bulunan devre elemanları için Tablo 4.1'de belirtilen değerler kullanılmıştır.



Şekil 4.1: KGK evirici simulink modeli

Tablo 4.1: Benzetim çalışmalarında kullanılan devre elemanlarının değerleri

Devre Elemanı	Elektriksel Değer
$V_{DC}$ (Giriş Gerilimi)	720 V
$C_1, C_2$ (DC Bara Kapasitörü)	6800 $\mu F$
$L_F$ (Filtre indüktörü)	1,5 mH
$C$ (Filtre kapasitörü)	75 $\mu F$
$R$ (Direnç yükü)	10 $\Omega$ (%100)

Evirici çıkış değeri AC  $220V_{RMS}$  değeri olacak şekilde ayarlanmış ve Denklem 4.1'e göre  $V_p = 311 V_{AC}$  olarak hesaplanmıştır.

$$V_{RMS} = \frac{V_p}{\sqrt{2}} \quad (4.1)$$

Devre elemanlarının maruz kaldığı gerilim  $V_{DC}$  olarak Denklem 4.2'ye göre  $V_{DC} = 690 V$  olarak hesaplanmıştır. Ancak, gerçek devre üzerindeki kayıplar göz önüne alındığında giriş besleme gerilimi  $V_{DC} = 720 V$  olarak belirlenmiştir.

$$V_p = \frac{2\sqrt{2} V_{DC}}{\pi} \quad (4.2)$$


MATLAB/Simulink ortamında rezistif yük olarak kullanılan "Series RLC Branch" aracına "0" değerinin girilememesi ve devreden çıkarıldığı durumda evirici çıkış sinüzoidal dalga formunun tamamen bozulmasından dolayı benzetim ortamında yapılan testlerde minimum rezistif yük miktarı %10 olarak belirlenmiştir.

#### 4.1.1 Geleneksel PI Kontrolör Yöntemi Benzetim Çalışmaları

Benzetim çalışması ortamında evirici devresi üzerinde ilk olarak geleneksel PI kontrolör yöntemi test edilmiştir. MATLAB/Simulink üzerinde oluşturulan devrede (Şekil 4.2), referans sinyal ( $220V_{RMS}/50Hz$ ) için sinüs dalga üreticisi kullanılmıştır. Ayrıca SPWM tekniğini uygulayabilmek için bir adet taşıyıcı üçgen sinyal kullanılmıştır. Taşıyıcı üçgen sinyalin örnekleme frekansı  $f_s = 12868$  olarak belirlenmiştir. Evirici çıkışından alınan gerilim değeri referans gerilim değerinden



çıkarılarak hata değeri elde edilmiştir. Gerilim kontrolörü çıkışından elde edilen değer akım kontrolöründe referans akım değeri olarak kullanılmıştır. Evirici çıkışından alınan akım değeri referans akım değerinden çıkarılarak hata değeri elde edilmiştir. Hata değeri akım kontrolör aracında kullanılmış ve çıkışından elde edilen değer taşıyıcı üçgen sinyali ile karşılaştırılmıştır. SPWM tekniği sonrasında elde edilen kontrol sinyali, evirici içerisindeki IGBT'lerin sürülmesi için kullanılmıştır. MSE, MAE ve RMSE denklemleri sırasıyla Denklem 4.3-5'te verilmiştir. Benzetim çalışmaları ile elde edilen sonuçlar Tablo 4.2'de sunulmuştur.



Şekil 4.2. Geleneksel PI kontrolör simulink tasarımı

$$MSE = \frac{1}{n} \sum_{k=1}^n e_k^2 \quad (4.3)$$

$$MAE = \frac{1}{n} \sum_{k=1}^n |e_k| \quad (4.4)$$


$$RMSE = \sqrt{\frac{1}{n} \sum_{k=1}^n e_k^2} \quad (4.5)$$

Tablo 4.2: Geleneksel PI kontrolör yöntemi benzetim çalışması sonuçları

Kontrolör	Yük Oranı (Rezistif Yük)	THD (%)	MSE	MAE	RMSE
Geleneksel PI	%10	5,31	342,3238	15,2120	18,5019
	%25	2,29	75,3065	6,9031	8,6779
	%50	1,35	28,7210	4,1903	5,3592
	%75	1,10	17,5862	3,2766	4,1936
	%100	0,91	12,5691	2,7270	3,5453

#### 4.1.2 BM Tabanlı PI Kontrolör Yöntemi Benzetim Çalışmaları

MATLAB/Simulink benzetim ortamında tasarlanan BM tabanlı PI yönteminde bulanık mantık işlemlerinin yürütülebilmesi için “Fuzzy Logic Controller” aracı ile BM çıkış PI değerlerini harici olarak alan gerilim PI kontrol aracı kullanılmıştır. Benzetim ortamında evirici çıkışından alınan gerilim değeri referans gerilimden çıkarılmış ve hata değeri elde edilmiştir. Hata değeri ve hatanın değişimi BM aracında giriş değerleri olarak kullanılmış ve bu araç içerisinde yürütülen bulanık mantık işlemlerinin sonucunda  $K_p$  ve  $K_i$  katsayıları elde edilmiştir.  $K_p$ ,  $K_i$  katsayıları ve evirici hata değeri gerilim kontrolöründe giriş değeri olarak kullanılmıştır. Gerilim kontrolörü çıkışından elde edilen değer akım kontrolöründe referans akım değeri olarak kullanılmıştır. Evirici çıkışından alınan akım değeri referans akım değerinden çıkarılarak hata değeri elde edilmiştir. Hata değeri akım kontrolör aracında kullanılmış ve çıkışından elde edilen değer taşıyıcı üçgen sinyali ile karşılaştırılmıştır. SPWM tekniği sonrasında elde edilen kontrol sinyali, evirici içerisindeki IGBT’lerin sürülmesi için kullanılmıştır (Şekil 4.3). Bu benzetim testleri sonucunda elde edilen çıkış gerilim THD, MSE, MAE ve RMSE değerleri Tablo 4.3’te verilmiştir.




Şekil 4.3: BM tabanlı PI kontrolör tasarımının simulink modeli

Tablo 4.3: BM tabanlı PI kontrolör yöntemi benzetim çalışması sonuçları

Kontrolör	Yük Oranı (Rezistif Yük)	THD (%)	MSE	MAE	RMSE
BM tabanlı PI	% 10	5,28	337,1502	14,9971	18,3610
	% 25	2,07	61,8258	6,2464	7,8629
	% 50	1,30	27,6518	3,8721	5,2584
	% 75	0,92	12,3482	2,7270	3,5140
	% 100	0,75	9,8181	2,3920	3,1334

#### 4.1.3 KÇU Tabanlı PI Kontrolör Yöntemi Benzetim Çalışmaları

MATLAB/Simulink benzetim ortamında tasarlanan KÇU tabanlı PI kontrolör yönteminde farklı yük değerleri (%0 – %100) (0 – 5000W) için tespit edilen  $K_p$  ve  $K_i$  kazanç katsayıları başvuru tablolarına kaydedilmiştir. Simulink ortamında bulunan güç aracı ile evirici çıkış akım ve gerilim değerleri kullanılarak sistemin gücü hesaplatılmıştır. Elde edilen bu değer başvuru tabloları için giriş değeri olarak kullanılmıştır. Başvuru tabloları içerisinde ilgili güç değerine karşılık gelen  $K_p$  ve  $K_i$  kazanç katsayıları ve evirici hata değeri gerilim kontrolörü tarafından kullanılmıştır. Gerilim kontrolörü çıkışından elde edilen değer akım kontrolöründe referans akım değeri olarak kullanılmıştır. Evirici çıkışından alınan akım değeri referans akım değerinden çıkarılarak hata değeri elde edilmiştir. Hata değeri akım kontrolör aracında kullanılmış ve çıkışından elde edilen değer taşıyıcı üçgen sinyali ile karşılaştırılmıştır. SPWM tekniği sonrasında elde edilen kontrol sinyali, evirici içerisindeki IGBT'lerin sürülmesi için kullanılmıştır (Şekil 4.4). Bu benzetim testleri sonucunda elde edilen çıkış gerilim THD, MSE, MAE ve RMSE performans değerleri Tablo 4.4'te sunulmuştur.



Şekil 4.4: KÇU tabanlı PI kontrolörün simulink modeli

Tablo 4.4: KÇU tabanlı PI kontrolör yöntemi benzetim çalışması sonuçları


Kontrolör	Yük Oranı (Rezistif Yük)	THD (%)	MSE	MAE	RMSE
KÇU tabanlı PI	% 10	5,22	333,6391	14,8194	18,2657
	% 25	1,88	51,0197	5,6544	7,1428
	% 50	1,21	17,9320	3,5389	4,2346
	% 75	0,88	11,7693	2,6529	3,4306
	% 100	0,60	5,6667	1,9855	2,3804

#### 4.1.4 Benzetim Çalışmalarının Karşılaştırılması

Simulink benzetim ortamında evirici devresi üzerinde geleneksel PI, BM ve KÇU tabanlı PI kontrolör yöntemleri kurulan kontrolör devreleri ile test edilmiştir. Farklı rezistif yüklerde yapılan performans testleri sonucunda KÇU tabanlı PI kontrolör yöntemi %10, %25, %50, %75, %100 yük durumlarında sırasıyla %5,22, %1,88, %1,21, %0,88, %0,60 THD değerleri ile en iyi performansı sağlamıştır (Tablo 4.5). KÇU tabanlı PI kontrolör yönteminin farklı yükler karşısındaki FFT analizleri Şekil 4.5'te sunulmuştur.

Tablo 4.5: Benzetim çalışmaları ölçüm sonuçlarının karşılaştırılması


Kontrolör	Deneysel Sonuçlar (Rezistif Yük)				
	Yük Oranı (Rezistif Yük)	THD (%)	MSE	MAE	RMSE
Geleneksel PI	%10	5,31	342,3238	15,2120	18,5019
	%25	2,29	75,3065	6,9031	8,6779
	%50	1,35	28,7210	4,1903	5,3592
	%75	1,10	17,5862	3,2766	4,1936
	%100	0,91	12,5691	2,7270	3,5453
BM tabanlı PI	%10	5,28	337,1502	14,9971	18,3610
	%25	2,07	61,8258	6,2464	7,8629
	%50	1,30	27,6518	3,8721	5,2584
	%75	0,92	12,3482	2,7270	3,5140
	%100	0,75	9,8181	2,3920	3,1334
KÇU tabanlı PI	%10	5,22	333,6391	14,8194	18,2657
	%25	1,88	51,0197	5,6544	7,1428
	%50	1,21	17,9320	3,5389	4,2346
	%75	0,88	11,7693	2,6529	3,4306
	%100	0,60	5,6667	1,9855	2,3804




Şekil 4.5: KÇU tabanlı PI kontrol yönteminin değişik yük seviyelerindeki FFT analizleri, (a) %10, (b) %25, (c) %50, (d) %75, (e) %100.

## 4.2 Deney Düzeneğinin Gerçekleştirilmesi

Bu tez kapsamında 5 kW KGK evirici sistemi deney düzeneği (Şekil 4.6) tek fazlı yarım dalga köprü evirici mimarisi ile gerçekleştirilmiştir (Şekil 3.2). Öncelikle MPLAB X IDE üzerinde hazırlanan yazılımın koşulabilmesi ve evirici üzerindeki bütün kontrol işlemlerin yapılabilmesi için dsPIC33EP512GM710 işlemcisinin kullanıldığı bir adet anakart kullanılmıştır (Şekil 4.7). Bu anakart üzerinde evirici üzerindeki sensörlerden gelen akım ve gerilim değerlerini düzenleyen devreler bulunmaktadır. Evirici devresi üzerinde kullanılan IPM'in sürülebilmesi için bir adet sürücü kartı kullanılmıştır. IPM ve indüktörlerin ısınmaması için iki adet DC fan ve bu fanların sürülmesi için de bir adet fan kontrol kartı kullanılmıştır. Ayrıca anakart, sürücü kartı ve fanların beslenmesi için de bir adet güç kaynağı kartı kullanılmıştır (Şekil 4.7).



Şekil 4.6: Deney düzeneği tasarımı



Şekil 4.7: Deney düzeneği evirici kontrol anakartı

Deney düzeneğinde DC baralar üzerinde depolanan DC gerilim her bir alternas (pozitif ve negatif) için  $360 V_{DC}$  seviyesinde tutulmaktadır. IPM içerisinde bulunan dört adet IGBT'nin ikisi yarım köprü evirici devresinde diğer ikisi ise dengeleyici devresinde kullanılmıştır. Evirici çıkışında sinüzoidal dalga şeklini oluşturabilmek için gerilim değerlerini içeren referans sinyal arama tablosu yazılım içerisinde kullanılmıştır. Deney düzeneği üzerinde bulunan veri toplama kartları (Şekil 3.1) ile sistem üzerinden toplanan akım ve gerilim bilgileri kontrol anakartı üzerindeki devre ile düzenlenerek işlemci içerisinde kullanılacak seviyeye getirilir. Bu veriler C dili ile yazılan programda kullanılır ve kapalı çevrim denetimi yapılır. Evirici sisteminde Tablo 4.6'da verilen devre elemanları ve değerleri kullanılmıştır.


Tablo 4.6: Deneysel çalışmalarda kullanılan devre elemanlarının değerleri

Devre Elemanı	Elektriksel Değer
$V_{DC}$ (Giriş Gerilimi)	720 V
$C_1, C_2$ (DC Bara Kapasitörü)	6800 $\mu F$
$L_F$ (Filtre indüktörü)	1,5 mH
$L_D$ (Dengeleyici İndüktörü)	1,5 mH
$C$ (Filtre Kapasitörü)	75 $\mu F$
$R$ (Rezistif Yüğü)	10 $\Omega$ (%100)
dsPIC İşlemci	dsPIC33EP512GM710



## 4.2.1 Geleneksel PI Kontrolör Yöntemi Deneysel Çalışmaları

Geleneksel PI kontrolör yönteminde kapalı çevrim ile elde edilen çıkış gerilim  $V_k^o$  değeri arama tablosundaki referans gerilim  $V_k^{ref}$  değerinden çıkarılır ve gerilim hata değeri  $e$  elde edilir. Elde edilen hata değeri kontrolör algoritması içerisinde gerilim kontrolörü için Ziegler-Nichols titreşim yöntemi ile belirlenmiş olan  $K_p = 45$  ve  $K_i = 91$  ile birlikte kullanılmış ve gerilim kontrolörünün çıkış işareti elde edilmiştir. Bu değer akım kontrolöründe referans değer olarak kullanılmıştır. Evirici akım hata değeri kontrolör algoritması içerisinde akım kontrolörü için Ziegler-Nichols titreşim yöntemi ile belirlenmiş olan  $K_p = 4500$  ve  $K_i = 350$  kazanç katsayıları ile birlikte kullanılmış ve eviricinin akım sınır değerlerine uygun olarak PWM değerleri elde edilmiştir (Şekil 4.8). PWM değerleri IGBT'lerin sürülmesi için kullanılmıştır. Farklı yük durumlarında yapılan deney çalışmaları sonucunda elde edilen çıkış gerilim THD, MSE, MAE ve RMSE performans değerleri Tablo 4.7'de verilmiştir.




Şekil 4.8: Geleneksel PI kontrol yöntemi deney düzeneği tasarımı

Tablo 4.7: Geleneksel PI kontrolör yöntemi deney sonuçları

Kontrolör	Yük Oranı (Rezistif Yük)	THD (%)	MSE	MAE	RMSE
Geleneksel PI	%0	2,4	67,5632	6,7515	8,2196
	%25	2,2	58,6448	6,5264	7,6579
	%50	1,8	38,3827	5,1365	6,1953
	%75	1,8	38,1276	5,1063	6,2070
	%100	1,7	35,9457	4,7896	5,9954

## 4.2.2 BM Tabanlı PI Kontrolör Yöntemi Deneysel Çalışmaları

BM yönteminde kapalı çevrim ile elde edilen çıkış gerilim  $V_k^o$  değeri arama tablosundaki referans gerilim  $V_k^{ref}$  değerinden çıkarılır ve evirici gerilim hata değeri  $e$  elde edilir. Elde edilen hata ve hatanın türevi BM yönteminde giriş değerleri olarak kullanılmıştır. Oluşturulan üyelik fonksiyonlarında 3 üçgen ve 2 yamuk üyelik fonksiyonu kullanılmıştır. Giriş üyelik fonksiyonları -220 ile 220 sınır değerleri arasında tanımlanmıştır (Şekil 3.10). Üyelik fonksiyonlarına göre  $e$  ve  $de$  değerleri en fazla iki bulanık kümeye üye olabilir. Böylelikle her bir işlem sırasında sadece dört kuralın minimum değerleri elde edilmiş ve bu durumların dışındaki değerler sıfır olarak tanımlanmıştır (Tablo 3.4). Elde edilen bulanık değerler için kullanılan ağırlıklı ortalama durulaştırma yöntemi ile  $K_p$  ve  $K_i$  değerleri elde edilmiştir. Sistem  $e$ ,  $K_p$  ve  $K_i$  kazanç değerleri kullanılarak gerilim kontrolörünün çıkış işareti elde edilmiştir. Bu değer akım kontrolöründe referans değer olarak kullanılmıştır. Evirici akım hata değeri ve eviricinin akım sınır değerlerine uygun olarak akım kontrolörünün çıkışında PWM değerleri elde edilmiştir (Şekil 4.9).



Şekil 4.9: BM tabanlı PI kontrolör yöntemi deney düzeneği tasarımı


PWM değerleri IGBT'lerin sürülmesi için kullanılmıştır. Yapılan deney çalışmaları sonucunda elde edilen çıkış gerilim THD, MSE, MAE ve RMSE performans değerleri Tablo 4.8'de verilmiştir.

Tablo 4.8: BM tabanlı PI kontrolör yöntemi deney sonuçları

Kontrolör	Yük Oranı (Rezistif Yük)	THD (%)	MSE	MAE	RMSE
BM tabanlı PI	%0	1,8	38,4215	5,1527	6,1985
	%25	1,6	33,7525	4,8895	5,8096
	%50	1,4	29,1896	4,4536	5,4027
	%75	1,3	26,0155	3,4256	5,1005
	%100	1,2	17,5224	3,6011	4,1859

#### 4.2.3 KÇU Tabanlı PI Kontrolör Yöntemi Deneysel Çalışmaları

KÇU tabanlı PI kontrolör yönteminde giriş değeri olarak eviricinin toplam güç değeri kullanılmıştır. Eviricinin gücünü elde edebilmek için ölçüm kartları ile eviricinin çıkışından alınan gerilim  $V_k^o$  ve akım  $I_k^o$  değerleri kullanılmıştır. Eviricinin tüm güç durumları için oluşturulan kazanç çizelgeleri yazılım içerisinde arama tabloları yöntemi ile kaydedilmiştir. Eviricinin toplam gücüne göre en iyi performansı sağlayacak gerilim  $K_p$  ve  $K_i$  kazanç değerleri arama tablolarından elde edilmiştir.



Şekil 4.10: KÇU tabanlı PI kontrolör yöntemi deney düzeneği tasarımı

KÇU çıkışından elde edilen  $K_p$  ve  $K_i$  kazanç değerleri gerilim hata  $e$  değeri ile birlikte kullanılmış ve gerilim kontrolörünün çıkış işareti elde edilmiştir. Bu değer akım kontrolöründe referans değer olarak kullanılmıştır. Akım hata değeri ve eviricinin akım sınır değerlerine uygun olarak akım kontrolörünün çıkışında PWM değerleri elde

edilmiştir (Şekil 4.10). PWM değerleri IGBT'lerin sürülmesi için kullanılmıştır. Yapılan deney çalışmaları sonucunda elde edilen çıkış gerilim THD, MSE, MAE ve RMSE performans değerleri Tablo 4.9'da verilmiştir.

Tablo 4.9: KÇU tabanlı PI kontrolör yöntemi deney sonuçları


Kontrolör	Yük Oranı (Rezistif Yük)	THD (%)	MSE	MAE	RMSE
KÇU tabanlı PI	%0	1,4	29,1016	4,4145	5,3945
	%25	1,3	26,8967	3,8055	5,1862
	%50	1,3	26,5587	3,6753	5,1535
	%75	1,1	16,2563	3,5025	4,0319
	%100	1,0	15,8596	3,2264	3,9824

#### 4.2.4 Deneysel Sonuçların Karşılaştırılması


Deney ortamında 5 kW gücünde tek fazlı yarım köprü evirici devresinin kontrolünde geleneksel PI, BM ve KÇU tabanlı PI kontrolör yöntemleri teker teker denenmiş olup, her bir kontrolör yöntemi ile evirici çıkışından  $220V_{RMS} - 50Hz$  gerilim seviyesi elde edilmiştir. Kontrolör yöntemlerinin performans ölçümleri yapılırken evirici rezistif yük altında çalıştırılmıştır. Tasarlanan her bir kontrolör için de bu deney düzeneği kullanılmıştır. Yüksüz durumdan tam yük durumuna geçerken kontrolör yöntemlerinin verdiği sistem cevapları Şekil 4.11'de sunulmuştur.



(a)




(b)




(c)

Şekil 4.11: Yüksüz durumdan tam yük durumuna geçerken sistem çıkış cevapları, (a) Geleneksel PI, (b) BM tabanlı PI, (c) KÇU tabanlı PI.


Kontrolörlerin %25 yük altındaki THD değerleri hem güç analizörü ile ölçülmüş hem de Rigol osiloskop ile yapılan FFT analizi sonucunda elde edilmiştir. Geleneksel PI (Şekil 4.12), BM tabanlı PI (Şekil 4.13) ve KÇU tabanlı PI kontrolör (Şekil 4.14) FFT analizlerine ait osiloskop ekran görüntüleri verilmiştir.



Şekil 4.12: Geleneksel PI kontrol yöntemi %25 yük altındaki FFT analizi harmonikler sırasıyla, (a) 2., (b) 3., (c) 4., (d) 5., (e) 6., (f) 7., (g) 8., (ğ) 9., (h) 10., (i) 11.



Şekil 4.13: BM tabanlı PI kontrol yöntemi %25 yük altındaki FFT analizi harmonikler sırasıyla, (a) 2., (b) 3., (c) 4., (d) 5., (e) 6., (f) 7., (g) 8., (ğ) 9., (h) 10., (i) 11.



Şekil 4.14: KÇU tabanlı PI kontrol yöntemi %25 yük altındaki FFT analizi harmonikler sırasıyla, (a) 2., (b) 3., (c) 4., (d) 5., (e) 6., (f) 7., (g) 8., (ğ) 9., (h) 10., (i) 11.

Yapılan testler sonucunda en yüksek THD değeri evirici çıkışında yükün olmadığı ve geleneksel PI kontrolör yöntemi ile kontrol sağlanırken ölçülmüştür. Osiloskop ile yapılan FFT analizi sonucunda 11. harmoniğe kadar bütün harmoniklerin gerilim değerleri Denklem 2.4 ile hesaplanmış ve Tablo 4.10-12’de sunulmuştur. Denklem 2.5 ile hesaplanan THD değerleri Tablo 4.13’te verilmiştir.



Tablo 4.10: Geleneksel PI kontrolör %25 yük için harmonik gerilim değerleri

Harmonik	<i>dBV</i>	Gerilim
1.	47,00	223,8721139
2.	12,800	4,365158322
3.	0,000	1
4.	2,000	1,258925412
5.	-1,600	0,831763771
6.	-1,600	0,831763771
7.	-6,000	0,501187234
8.	1,400	1,174897555
9.	-9,000	0,354813389
10.	-8,200	0,389045145
11.	-8,600	0,371535229

Tablo 4.11: BM tabanlı PI kontrolör %25 yük için harmonik gerilim değerleri

Harmonik	<i>dBV</i>	Gerilim
1.	46,80	218,7761624
2.	8,000	2,511886432
3.	-2,000	0,794328235
4.	1,000	1,122018454
5.	-6,800	0,457088196
6.	-0,400	0,954992586
7.	-6,600	0,467735141
8.	-2,800	0,724435960
9.	-4,200	0,616595002
10.	-4,200	0,616595002
11.	-4,200	0,616595002

Tablo 4.12: KÇU tabanlı PI kontrolör %25 yük için harmonik gerilim değerleri

Harmonik	<i>dBV</i>	Gerilim
1.	46,80	218,7761624
2.	4,000	1,584893192
3.	0,800	1,096478196
4.	1,800	1,230268771
5.	-5,600	0,524807460
6.	-1,400	0,851138038
7.	-8,200	0,389045145
8.	-1,800	0,812830516
9.	-7,400	0,426579519
10.	-5,600	0,524807460
11.	-5,400	0,537031796


Tablo 4.13: %25 yük için ölçülen ve hesaplanan THD değerleri

Kontrolör	Ölçülen THD değeri (Güç Analizörü)	Hesaplanan THD değeri (Rigol Osiloskop FFT analizi)
Geleneksel PI	2,2	2,23
BM tabanlı PI	1,6	1,53
KÇU tabanlı PI	1,3	1,27

Deney düzeneği üzerinde yapılan testler ile elde edilen sonuçlar karşılaştırıldığında KÇU tabanlı PI kontrolör yöntemi %0, %25, %50, %75, %100 yük durumlarında sırasıyla %1,4, %1,3, %1,3, %1,1, %1,0 THD değerleri ile daha başarılı olduğu gözlemlenmiştir (Tablo 4.14). Farklı yük kademelerinde yapılan deneyler sonucunda evirici çıkışından güç analizörü ile çıkış gerilim THD değerleri ölçülmüştür. Evirici gerilim MSE, MAE ve RMSE performans değerleri de yazılım üzerinden hesaplatılmıştır (Tablo 4.14). Elde edilen sonuçlardan KÇU tabanlı PI kontrolör yönteminin diğerlerinden daha iyi sonuç verdiği görülmüştür. KÇU farklı yükler karşısındaki FFT analizleri Şekil 4.15'te sunulmuştur.

Tablo 4.14: Deney çalışmaları ölçüm sonuçlarının karşılaştırılması

Kontrolör	Deneysel Sonuçlar (Rezistif Yük)				
	Yük Oranı (Rezistif Yük)	THD (%)	MSE	MAE	RMSE
Geleneksel PI	%0	2,4	67,5632	6,7515	8,2196
	%25	2,2	58,6448	6,5264	7,6579
	%50	1,8	38,3827	5,1365	6,1953
	%75	1,8	38,1276	5,1063	6,2070
	%100	1,7	35,9457	4,7896	5,9954
BM tabanlı PI	%0	1,8	38,4215	5,1527	6,1985
	%25	1,6	33,7525	4,8895	5,8096
	%50	1,4	29,1896	4,4536	5,4027
	%75	1,3	26,0155	3,4256	5,1005
	%100	1,2	17,5224	3,6011	4,1859
KÇU tabanlı PI	%0	1,4	29,1016	4,4145	5,3945
	%25	1,3	26,8967	3,8055	5,1862
	%50	1,3	26,5587	3,6753	5,1535
	%75	1,1	16,2563	3,5025	4,0319
	%100	1,0	15,8596	3,2264	3,9824



Şekil 4.15: KÇU tabanlı PI kontrol yönteminin değişik yük seviyelerindeki FFT analizleri, (a) %0, (b) %25, (c) %50, (d) %75, (e) %100.

# Bölüm 5

## Sonuç

Bu çalışma, KGK sisteminde evirici için çıkış gücü regülasyonu sağlayan kontrolörlerin performanslarını sunmaktadır. Bu amaçla geleneksel PI, BM ve KÇU tabanlı PI kontrolör olmak üzere 3 farklı kontrolör yöntemi kullanılmıştır. KGK'larda evirici için kontrolör tasarımı en yaygın geleneksel PI kontrolör yöntemi ile yapılmaktadır. Bu yöntemde kontrolör katsayıları model veya deneysel yöntemleri ile sabit olarak hesaplanır ancak sistemin yük değişimlerine karşın hep aynı katsayılar kullanılır. Eviricide çıkış gücü regülasyonu için değişen yüklere göre kontrolör katsayılarının güncellenmesini sağlayan kapalı çevrim sistem hatası ve türevinin dikkate alındığı BM ve güncellenebilen parametrelerle KÇU tabanlı PI kontrolör tasarımları gerçekleştirilmiştir.

Tasarlanan geleneksel PI, BM ve KÇU tabanlı PI kontrolör algoritmalarının gerçek sistem üzerinde test edilmesi için deney düzeneği üzerinde dsPIC tabanlı gömülü sistem elektronik kartı ve evirici devresini içeren donanımlar gerçekleştirilmiştir. Ayrıca benzetim çalışmaları için de 5 kW evirici sistemi ve kontrolör yöntemleri MATLAB/Simulink ortamında gerçekleştirilmiştir. Yapılan testler sonucunda PI kazanç katsayılarını farklı çalışma ve yük durumları altında sürekli olarak güncelleyen BM ve KÇU tabanlı PI kontrolör yöntemleri her yük durumunda sabit kazanç katsayılarını kullanan geleneksel PI kontrolör yöntemine göre daha iyi performans verdikleri gözlemlenmiştir. Ayrıca elde edilen çıkış gerilim THD'si, MSE, MAE ve RMSE değerleri performansları açısından karşılaştırma yapıldığında tam yük altında sistem çıkış geriliminin kontrolünde en iyi sonucu KÇU tabanlı PI kontrolör yöntemi vermiştir. Böylelikle evirici çıkış gerilim THD, MSE, MAE ve RMSE performans değerlerinin azaltılabilmesi için KÇU tabanlı kontrol yönteminin kullanılacağı gözlemlenmiştir.

İleriye dönük çalışma olarak daha büyük güçlerdeki bir evirici devresi üzerinde hem doğrusal yük hem de doğrusal olmayan yük altında aynı kontrolörler denenebilir. Ayrıca KGK üzerinde bulunan diğer uygulama alanlarında bu kontrolör yöntemleri denenebilir ve başarılı sonuçlar elde edilebilir.

# Kaynaklar

- [1] Deng H, Omganti R, Srinivasan D. Digital control of single-phase UPS inverters with modified PWM technique. IEEE 35th Annual Power Electronics Specialists Conference; 2004 June 20-25; Germany. 1365-1371.
- [2] Gokhale KP, Kawamura A, Hoft RG. Deadbeat microprocessor control of PWM inverter for sinusoidal output waveform synthesis. IEEE Power Electronics Specialists Conference; 1985 June 24-28; France. IA-23(5): 901-910.
- [3] Kawamura A, Chuarayapratip R, Haneyoshi T. Deadbeat control of PWM inverter with modified pulse patterns for uninterruptible power supply. IEEE Transactions on Industrial Electronics 1988; 35(2): 295-300.
- [4] Bekiarov SB, Emadi A. Uninterruptible Power Supplies: Classification, Operation, Dynamics, and Control. APEC. Seventeenth Annual IEEE Applied Power Electronics Conference and Exposition; 2002 Mar; 597-604.
- [5] Bayram Y. PIC kontrollü kesintisiz güç kaynağı tasarımı ve gerçekleştirilmesi (yüksek lisans tezi). Isparta: Süleyman Demirel Üniversitesi; 2007. <https://tez.yok.gov.tr/>
- [6] Da Silva SAO, Donoso-Garcia PF, Cortizo PC. A three-phase series-parallel compensated line-interactive UPS system with sinusoidal input current and sinusoidal output voltage. IEEE Industry Applications Conference; Thirty-Fourth IAS Annual Meeting; 1999 Oct; Phoenix, AZ, USA. 826-832.
- [7] Kagotani T, Kuroki K, Shinohara J, Misaizu A. A novel UPS using high-frequency switch-mode rectifier and high-frequency PWM inverter. 20th IEEE Power Electronics Specialists Conference; 1989 June 26-29; Milwaukee, WI, USA. 53-57.
- [8] Rathmann S, Warner HA. New generation UPS technology, the delta conversion principle. IEEE Industry Applications Conference Thirty-First IAS Annual Meeting; 1996 Oct; San Diego, CA, USA. 2389-2395.

- [9] Jeon S-J, Cho G-H. A series-parallel compensated uninterruptible power supply with sinusoidal input current and sinusoidal output voltage. IEEE Power Electronics Specialists Conference; 1997 June; St. Louis, MO, USA. 297-303.
- [10] Kamran F, Habetler TG. A novel on-line UPS with universal filtering capabilities. IEEE Transactions on Power Electronics 1998; 13(3): 410-418.
- [11] Guerrero JM, Garcia De Vicuna L, Uceda J. Uninterruptible power supply systems provide protection. IEEE Industrial Electronics Magazine 2007; 1(1): 28-38.
- [12] Nasiri A, Emadi A. Digital control of a three-phase series-parallel uninterruptible power supply/active filter system. IEEE 35th Annual Power Electronics Specialists Conference; 2004 June 20-25; Aachen, Germany. 4115-4120.
- [13] Rahman MA, Quaiocoe JE, Esmail AR, Choudhury MA. Delta Modulated Rectifier-Inverter for Uninterruptible Power Supplies 1986; 445-449.
- [14] Yamashita H. Uninterruptible power supply systems in NTT, 12th International Conference on Telecommunications Energy; 1990 Oct 22-25; Orlando, FL, USA. 412-418
- [15] Von Jouanne A, Enjeti PN, Lucas DJ. DSP control of high-power UPS systems feeding nonlinear loads. IEEE Transactions on Industrial Electronics 1996; 43(1): 121-125.
- [16] Buso S, Fasolo S, Mattavelli P. Uninterruptible power supply multiloop control employing digital predictive voltage and current regulators. IEEE Transactions on Industry Applications 2001; 37(6): 1846-1854.
- [17] Yeh C-C, Manjrekar MD. A reconfigurable uninterruptible power supply system for multiple power quality applications. IEEE Transactions on Power Electronics. 2007 July; 22(4): 1361-1372.
- [18] Guerrero JM, Hang L, Uceda J. Control of Distributed Uninterruptible Power Supply Systems. IEEE Transactions on Industrial Electronics 2008; 55(8): 2845–2859.
- [19] Aamir M, Mekhilef S. An Online Transformerless Uninterruptible Power Supply (UPS) System With a Smaller Battery Bank for Low-Power Applications. IEEE Transactions on Power Electronics 2017; 32(1): 233–247.
- [20] Peric A, Iles S, Ban Z, Sunde V. Control methods for Line-interactive Uninterruptible Power Supply with Shunt Active Power Filter Function. 2020



- IEEE 11th International Symposium on Power Electronics for Distributed Generation Systems (PEDG) 2020.
- [21] Rech C, Pinheiro H, Grundling HA, Hey HL, Pinheiro JR. Analysis and design of a repetitive predictive-PID controller for PWM inverters. IEEE 32nd Annual Power Electronics Specialists Conference; 2001 June 17-21; Vancouver, BC, Canada. 986-991.
- [22] Ding X, Qian Z, Yang S, Cui B, Peng F. A PID Control Strategy for DC-link Boost Voltage in Z-source Inverter. APEC 07- Twenty-Second Annual IEEE Applied Power Electronics Conference and Exposition; 2007; Anaheim, CA, USA. 1145-1148.
- [23] Tehrani K-A, Capitaine T, Barrandon L, Hamzaoui M, Rafiei SMR, Lebrun A. Current control design with a fractional-order PID for a three-level inverter. Proceedings of the 2011 14th European Conference on Power Electronics and Applications; 2011; Birmingham, UK.
- [24] Bolat ED, Ertunc HM. Implementation of Current Mode Fuzzy Tuning-PI Control of Single Phase UPS Inverter Using DSP. Knowledge-Based Intelligent Information and Engineering Systems 2005; 600-607.
- [25] Mir SA, Zinger DS, Elbuluk ME. Fuzzy controller for inverter fed induction machines. Conference Record of the 1992 IEEE Industry Applications Society Annual Meeting; 1994 Jan-Feb; 30(1): 78-84.
- [26] Jian L, Yong K, Jian C. Fuzzy-tuning PID control of an inverter with rectifier-type nonlinear loads. Third International Power Electronics and Motion Control Conference; 2000 Aug 15-18; Beijing, China. 381-384.
- [27] Ding X, Qian Z, Yang S, Cui B, Peng F. A direct DC-link boost voltage PID-like fuzzy control strategy in Z-source inverter. 2008 IEEE Power Electronics Specialists Conference; 2008 June 15-19; Rhodes, Greece. 405-411.
- [28] Thao NGM, Dat MT, Binh TC, Phuc NH. PID-fuzzy logic hybrid controller for grid-connected photovoltaic inverters. International Forum on Strategic Technology 2010.
- [29] Li JD, Wei SZ, Qiong W, Peng X. A Switching-inverter power controller based on fuzzy adaptive PID. Proceedings of 2011 6th International Forum on Strategic Technology 2011; 695-699.

- [30] Lazzarin TB, Bauer GAT, Barbi I. A Control Strategy for Parallel Operation of Single-Phase Voltage Source Inverters: Analysis, Design and Experimental Results. *IEEE Transactions on Industrial Electronics* 2013; 60(6): 2194-2204.
- [31] Louzazni M, Aroudam E. Intelligent PID-Fuzzy logic control for three-phase grid-connected photovoltaic inverter. *9th International Conference on Intelligent Systems: Theories and Applications (SITA-14)*; 2014 May 7-8; Rabat, Morocco.
- [32] Siddique MD, Iqbal A, Memon MA, Mekhilef S, A New Configurable Topology for Multilevel Inverter With Reduced Switching Components 2020; 8: 188726-188741.
- [33] Ioannou PA, Sun J. *Robust Adaptive Control*. Englewood Cliffs, NJ: Prentice-Hall; 1996; 313-328.
- [34] Fradkov A. L, Andrievsky B. Passification-Based Robust Flight Control Design. *Adaptation and Learning in Control and Signal Processing* 2010; 43(10): 66-71.
- [35] Narendra K.S, Annaswamy A. M. *Stable Adaptive Systems*. Englewood Cliffs, NJ: Prentice-Hall; 1989.
- [36] Tao G. *Adaptive Control Design and Analysis*. Hoboken, NJ: John Wiley & Sons; 2003.
- [37] Annaswamy AM, Narendra KS. Adaptive Control of Simple Time-Varying Systems. *Proceedings of the 28th IEEE Conference on Decision and Control*; 1989 Dec 13-15; Tampa, FL, USA. 1014-1018.
- [38] Ge SS, Wang J. Robust Adaptive Tracking for Time-Varying Uncertain Nonlinear Systems With Unknown Control Coefficients. *IEEE Transactions on Automatic Control* 2003; 48(8): 1463-1469.
- [39] Kodalak F. Doğrusal olmayan sistemler için ardışık yaklaşımla model referans uyarlamalı kontrolcü tasarımı (yüksek lisans tezi). Ankara: Gazi Üniversitesi; 2015. <https://tez.yok.gov.tr/>
- [40] Astrom KJ, Wittenmark B. *Adaptive Control*. (2. Ed). USA: Addison-Wesley 1995; 1-33: 390-416.
- [41] Chen W-L, Chiu Y-M, Li Z-C, Yen C-S, Wu D. A novel gain scheduling application for voltage-sourced inverters control based on internal model principle. *2012 IEEE International Conference on Power System Technology (POWERCON)*; 2012; Auckland, New Zealand.

- [42] Jiao J, Hung JY, Nelms RM. Gain scheduling control strategy for a single-phase grid-connected inverter. *IEEE 26th International Symposium on Industrial Electronics (ISIE) 2017*; 723-728.
- [43] Yilmaz AR, Erol B, Delibaşı A, Erkmen B. Design of gain-scheduling PID controllers for Z-source inverter using iterative reduction-based heuristic algorithms. *Simulation Modelling Practice and Theory* 94; 2019; 162-176.
- [44] Zhang W, Chen W. Research on voltage-source PWM inverter based on state analysis method. *IEEE International Conference on Mechatronics and Automation*; 2009 Aug 9-12; Changchun, China. 2183-2187.
- [45] Tanaka T, Sekiya T, Baba Y, Okamoto M, Hiraki E. A new half-bridge based inverter with the reduced-capacity DC capacitors for DC micro-grid. *IEEE Energy Conversion Congress and Exposition 2010*; 2564-2569.
- [46] Jusoh A, Azli NA, Salam Z. Hardware Construction of a 5 kW Inverter for AC Power Supply Applications. *IEEE 2<sup>nd</sup> International Conference on Power and Energy*; 2008 Dec 1-3; Johor Bahru, Malaysia. 1471-1474.
- [47] Ito Y, Iwata M, Kawauchi S. Digital control of three-phase PWM inverters for UPSs using dead-beat observer. *Conference Record of the Power Conversion Conference*; 1993 Apr 19-21; Yokohama, Japan. 79-84.
- [48] Li Z, Jin H, Joos G. Control of Active filters using digital signal processors. *21st Annual Conference on IEEE Industrial Electronics*; 1995 Nov 6-10; Orlando, FL, USA. 651-655.
- [49] Choi J-H, Park G-W, Dewan SB. Standby power supply with Active power filter ability using digital controller. *IEEE Applied Power Electronics Conference and Exposition- APEC'95*; 1995 Mar 5-9; Dallas, TX, USA. 783-789.
- [50] Tsai K, Kung Y. *Digital control systems introduction*. Taiwan: National Taiwan University; 2007.
- [51] Holme, PR, Manning CD. Digital control of high frequency PWM converters. *Fifth European Conference on Power Electronics and Applications*; 1993 Sept 13-16; Brighton, UK.
- [52] Guler N, Irmak E. Mikrodenetleyici temelli sistemlerde dsPIC kullanımı ve örnek uygulama geliştirme süreci. *Gazi University Journal of Science GU J Sci Part C* 2016; 4(2): 71-82.

- [53] Ramirez FA, Arjona MA, Hernandez C. Emulation of a single phase dsPIC based grid-connected wind energy conversion system. International Conference on Electrical Machines XIX (ICEM); 2010 Sept 6-8; Rome, Italy.
- [54] Kamil M. Grid-Connected Solar Microinverter Reference Design Using a dsPIC® Dijital Signal Controller [İnternet]. 2020 [erişim tarihi 01.10.2020]. [http://ww1.microchip.com/downloads/en/appnotes/pv\\_appnotes.pdf](http://ww1.microchip.com/downloads/en/appnotes/pv_appnotes.pdf).
- [55] Battal F. dsPIC tabanlı interleaved dönüştürücü (yüksek lisans tezi). Ankara: Gazi Üniversitesi; 2011. <https://tez.yok.gov.tr/>
- [56] Guo S, Lin-Shi X, Allard B, Li Bo, Gao Y, Ruan Y. High-resolution digital PWM controller for high-frequency low-power SMPS. 13th European Conference on Power Electronics and Applications; 2009 Sept 8-10; Barcelona, Spain.
- [57] Acıman T. PID kontrol ile DA motorun hassas konum kontrolü (yüksek lisans tezi). Tokat: Gaziosmanpaşa Üniversitesi; 2019. <https://tez.yok.gov.tr/>
- [58] Adduci P, Botti E, Dallago E, Venchi G. PWM Power Audio Amplifier With Voltage/Current Mixed Feedback for High-Efficiency Speakers. IEEE Transactions on Industrial Electronics 2007; 54(2): 1141-1149.
- [59] Kulkarni S, Junghare S, Banerjee S, Sapkal A. A deterministic and robust wireless control system for driving a six wheeled all-terrain vehicle. 7th International Conference on Information and Automation for Sustainability; 2014 Dec 22-24; Colombo, Sri Lanka.
- [60] Teközgen E. Endüstriyel Elektronik, İstanbul: Birsen Yayınevi; 1997.
- [61] Peng FZ. Introduction to Power Electronics. Dept. of Electrical and Computer Engineering Michigan State University; 2004.
- [62] Blanchett TP, Kember GC, Dubay R. PID gain scheduling using fuzzy logic. ISA Transactions 2000; 39(3): 317-325.
- [63] Ang KH, Chong G, Li Y. PID control system analysis, design, and technology. IEEE Transactions on Control Systems Technology 2005; 13(4): 559-567.
- [64] Zhao Z-Y, Tomizuka M, Isaka S. Fuzzy gain scheduling of PID controllers. IEEE Transactions Systems Man and Cybernetics 1993; 23(5): 1392-1398.
- [65] Gezici H, Isık Birhan. Pnömatik sistemlerde konum geri beslemesi yapılarak basınç ayarlaması ile hassas konum kontrolü. Electronic Journal of Vocational Colleges 2014; 39-48.

- [66] Gul V, Sahin S. DC Motor Hız Kontrolü için Esnek Kontrolör Tasarımı. 2019 Innovations in Intelligent Systems and Applications Conference (ASYU); 2019 Kasım; İzmir, Türkiye. 553-555.
- [67] Özkan E. Kontrol sistemlerinin modellenmesi ve PID kontrolörü (yüksek lisans tezi). İstanbul: İstanbul Teknik Üniversitesi; 2006. <https://tez.yok.gov.tr/>
- [68] Ogata K. Modern Control Engineering, Pearson; 2009.
- [69] Zadeh LA, Fuzzy sets as a basis for a theory of possibility. Fuzzy Sets and Systems 1978; 1: 8-28.
- [70] Kickert WJM, Van Nauta Lemke HR. Application of a fuzzy controller in a warm water plant. Automatica 1976; 12(4): 301-308.
- [71] Carroscio JM, Torralba A, Ridao FP, Franquelo LG. A fuzzy logic control for power converters using a cell state algorithm. 20th Annual Conference of IEEE Industrial Electronics; 1994 Sept 5-9; Bologna, Italy. 1325-1330.
- [72] Ardam H. Bulanık mantık denetimli bir AC/AC konvertör (doktora tezi). Ankara: Gazi Üniversitesi; 2002.
- [73] Bütün M. Termik santrallerde adaptif bulanık denetimi (yüksek lisans tezi). Kırıkkale: Kırıkkale Üniversitesi; 2010.
- [74] Pehlivan İ. Bulanık mantık kontrolörler ile klasik PID kontrolörlerin karşılaştırılması ve bir bulanık mantık kontrolör tasarımı (yüksek lisans tezi). Sakarya: Sakarya Üniversitesi; 2001.
- [75] Wang C. A Study Of Membership Functions On Mamdani-Type Fuzzy Inference System For Industrial Decision-Making. Theses and Dissertations. Pennsylvania: Lehigh University; 2015.
- [76] Mostafazadeh A, Tasooji TK, Sahin M, Usta O. Voltage control of PV-FC-battery-wind turbine for stand-alone hybrid system based on fuzzy logic controller. 10th International Conference on Electrical and Electronics Engineering (ELECO); 2017; Bursa, Turkey. 170-174.
- [77] Zadeh LA, Fu K-S, Tanaka K, Shimura M. Fuzzy Sets and their Applications to Cognitive and Decision Processes, Academic Press; 1975.
- [78] Raviraj VSC, Sen PC. Comparative study of proportional-integral, sliding mode, and fuzzy logic controllers for power converters. IEEE Transactions on Industry Applications 1997; 33(2): 518-524.
- [79] Arınç R. Bulanık Mantık Yöntemiyle Asenkron Motor Hız Kontrolü ve Simülasyonu (yüksek lisans tezi). İstanbul: Marmara Üniversitesi; 2003.

- [80] Şen Z. Bulanık Mantık ve Modelleme İlkeleri, 1. baskı. Birsen Yayınevi; 2001.
- [81] King RE. Computational Intelligence in Control Engineering, Marcel Dekker; 1999.
- [82] Ahmet Ataşoğlu. Bulanık Mantık #4: Bulanık Sistem Uygulaması [İnternet]. 2020 [erişim tarihi 19.05.2020]. <https://medium.com/@ahmetatasoglu98/bulan%C4%B1k-mant%C4%B1k-4-bulan%C4%B1k-sistem-uygulamas%C4%B1-f346d35af51>.
- [83] Karasakal O. Bulanık PID kontrolörleri için çevrim içi kural ağırlıklandırma yöntemleri (doktora tezi). İstanbul: İstanbul Teknik Üniversitesi; 2012.
- [84] Yu K-W, Hwang R-C, Hsieh J-G. Automatic ship handling of maritime search mission by using self-tuning fuzzy gain scheduling PD controller. Journal of Navigation 1999; 52(3): 378-387.
- [85] Sahin İ.H. İnsansız hava araçları için kazanç ayarlamalı gürbüz kontrol (doktora tezi). Ankara: TOBB Ekonomi ve Teknoloji Üniversitesi; 2018.
- [86] RIGOL DS1000Z Series Digital Oscilloscope Datasheet [İnternet]. 2021 [erişim tarihi 20.04.2021]. <https://datasheet.octopart.com/DS1054Z-Rigol-datasheet-26580497.pdf>.
- [87] MathWorks Help Center. Performing Harmonic Analysis Using the FFT Tool [İnternet]. 2021 [erişim tarihi 20.03.2021]. <https://www.mathworks.com/help/physmod/sps/powersys/ug/simulating-variable-speed-motor-control.html#f1-11898>.
- [88] Li K, Wei M, Xie C, Deng F, Guerrero JM, Vasquez JC. A generalized discontinuous PWM based neutral point voltage balancing method for three-level NPC voltage source inverter with switching losses reduction. IEEE Applied Power Electronics Conference and Exposition (APEC); 2017 Mar 26-30; USA. 1816-1820.
- [89] Datta A, Mukherjee D, Debbarma S, Saha H. A dsPIC based efficient single-stage grid-connected photovoltaic system. TENCON IEEE Region 10 Conference; 2014 Oct 22-25; Bangkok, Thailand.
- [90] Öztürk S. Çapraz fotovoltaiik mikro-evirgecin doğrudan sayısal sentez tekniğini kullanarak dsPIC mikro denetleyici ile gerçekleştirilmesi (yüksek lisans tezi). Ankara: Hacettepe Üniversitesi; 2014. <https://tez.yok.gov.tr/>

- [91] Lin BR, Hua C. Uninterruptible power supply with fuzzy logic approach. Proceedings of IECON '93- 19th Annual Conference of IEEE Industrial Electronics; 1993 Nov 15-19; Maui, HI, USA. 1123-1128.
- [92] Bolat ED, Erkan K, Postalcioglu S. Using Current Mode Fuzzy Gain Scheduling of PI Controller for UPS Inverter. EUROCON: 2005 Nov; 1505-1508.
- [93] Passino KM, Yurkovich S. Fuzzy Control, Adcison-Westley; 1997.

# Özgeçmiş

Adı Soyadı: Vedat GÜL

E-mail: vedatgul2013@gmail.com

## Eğitim:

2010–2013 Maltepe Üniversitesi, Elektrik/Elektronik Müh. Bölümü

2018-2021 İzmir Kâtip Çelebi Üniversitesi, Elektrik Elektronik Müh. Bölümü

## İş Deneyimi:

2014-2016 Elsis Elektronik Sistemler Sanayi A.Ş. – Ar-Ge Mühendisi

2017- Tescom Elektronik San. ve Tic A.Ş. – Ar-Ge Proje Yöneticisi

## Yayımlar:

1. Gul V, Sahin S. DC Motor Hız Kontrolü için Esnek Kontrolör Tasarımı. 2019 Innovations in Intelligent Systems and Applications Conference (ASYU); 2019 Kasım; İzmir, Türkiye. 553-555.
2. Avkıran M, Gul V, Sahin S. Tanagardigil I. Data Acquisition Module Design for Remote Monitoring of Uninterruptible Power Supply and Regression Models of Battery Life. European Journal of Science and Technology Special Issue 2020; 297-283.
3. Gül V, Sahin S. Kesintisiz Güç Kaynağı Sisteminde Çıkış Gücü Regülasyonu için Uyarlanırlı ve Bulanık Mantık Kontrolörlerin Performanslarının Karşılaştırılması. Avrupa Bilim ve Teknoloji Dergisi. Ejosat Özel Sayı 2021 (ARACONF); 416-420.